一种自定位阻变区域的三维存储器及其制备方法与流程

本发明属于半导体技术领域，具体涉及一种自定位阻变区域的三维存储器及其制备方法。

背景技术：

目前，三维（3d）阻变存储器的研究主要集中在垂直和水平的可扩展性、尺寸的缩小、避免潜行电流、提高存储密度等方面，缺少提高器件可靠性的方法。对于3d存储器的可靠性问题，部分研究集中于侧壁电极对器件稳定性的影响，但整层阻变功能层带来的可靠性及稳定性问题被忽略。

迄今为止，基于过渡金属氧化物的3d阻变存储器，通常具有沿着侧壁形成的连续金属氧化物层，在堆叠尺寸不断缩小时，可能带来氧空位横向扩散的问题，导致器件可靠性降低。目前，部分工作采用刻蚀功能层、引入封装单元结构的方式，避免氧空位横向扩散引起的器件稳定性问题，但沿侧壁的金属氧化物难以选择性刻蚀并图案化，工艺复杂，成本和技术要求较高。

技术实现要素：

为了解决上述问题，本发明公开一种新型的自定位阻变区域的三维存储器结构及其制备方法，利用固定电极的氧化层作为阻变功能层，避免大面积连续功能层带来的可靠性降低问题，在不影响原有工艺的情况下保证低成本实现高密度稳定三维存储。

本发明提供的自定位阻变区域的三维存储器制备方法，包括以下步骤：

提供衬底；

在所述衬底上生长隔离层，然后在所述隔离层上生长多条均匀分布的侧壁电极；重复该步骤，获得多层堆叠结构，并在所述多层堆叠结构上形成钝化层；

光刻刻蚀所述钝化层和各层所述隔离层，在所述侧壁电极之间形成多个分离的且均匀分布的孔道；

在氧气氛围下退火，使分布于所述孔道两侧的侧壁电极部分氧化形成阻变功能层；以及

在所述孔道中溅射电极材料，形成孔道电极。

本发明的自定位阻变区域的三维存储器制备方法中，优选地，所述侧壁电极的材料为ta，ti，ni或w。

本发明的自定位阻变区域的三维存储器制备方法中，优选地，所述孔道电极的材料为pt，au，al，tan或tin。

本发明的自定位阻变区域的三维存储器制备方法中，优选地，在所述孔道电极材料的厚度大于等于所述孔道深度。

本发明的自定位阻变区域的三维存储器制备方法中，优选地，所述隔离层和所述钝化层的材料为si3n4。

本发明的自定位阻变区域的三维存储器制备方法中，优选地，所述隔离层的厚度为50nm~200nm，所述侧壁电极的厚度为50~200nm。

本发明的自定位阻变区域的三维存储器制备方法中，优选地，在氧气氛围下退火的温度为300℃-600℃，时间为10min-1h。

本发明还公开一种自定位阻变区域的三维存储器，包括：

衬底；

多层堆叠结构，其由多层隔离层和多层侧壁电极层交替堆叠而成，所述侧壁电极层包括多条均匀分布的侧壁电极；

钝化层，形成在所述多层堆叠结构上；

多个孔道电极，彼此分离且均匀分布在所述侧壁电极之间；以及

氧化物阻变功能层，仅位于所述侧壁电极与所述孔道电极之间。

本发明的自定位阻变区域的三维存储器中，优选地，所述侧壁电极的材料为ta，ti，ni或w。

本发明的自定位阻变区域的三维存储器中，优选地，所述孔道电极的材料为pt，au，al，tan或tin。

本发明采用一步热氧化形成功能层，代替原子层沉积、磁控溅射功能层等步骤，有利于简化工艺与降低成本。此外，采用热氧化的方式在电极区域自定位形成阻变层，避免了定位刻蚀等复杂工艺，解决了大面积连续功能层带来的稳定性降低问题。另外，采用热氧化的方式，有利于获得厚度均匀的热氧化功能层，提高了3d阵列器件的均一性。

附图说明

图1是自定位阻变区域的三维存储器制备方法的流程图。

图2是形成侧壁电极后的器件结构的俯视图。

图3是图2的器件结构沿a-a＇线的剖视图。

图4是形成多层堆叠结构后的器件结构示意图。

图5是形成孔道后的器件结构的俯视图。

图6是图5的器件结构沿a-a＇线的剖视图。

图7是形成阻变功能层后的器件结构示意图。

图8是形成孔道电极后的器件结构的俯视图。

图9是图8的器件结构沿a-a＇线的剖视图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“上”、“下”、“垂直”“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。

此外，在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。

图1是自定位阻变区域的三维存储器制备方法的流程图。如图1所示，具体步骤为：

步骤s1，准备一个4英寸的硅片100；

步骤s2，采用等离子增强化学气相沉积（pecvd）方法生长厚度50nm~200nm的si3n4作为隔离层101，优选为100nm。采用物理气相沉积方法（pvd）生长50nm厚的ta作为侧壁电极102，所得结构如图2和图3所示。以上仅作为优选实施例，但是本发明不限定于此，例如还可以采用ti，al，ni，w等易于热氧化形成氧化层的金属作为侧壁电极。此外，侧壁电极的厚度可以在50nm~200nm之间。重复该步骤，获得多层堆叠结构，并在多层堆叠结构上形成钝化层103，例如si3n4。在本实施例中，如图4所示，多层堆叠结构的层数为4层。但是本发明不限定于此，可以使2层以上的任意层数，优选可以是2层~10层之间的任意层数；

步骤s3，光刻刻蚀钝化层103和各层隔离层101，在侧壁电极之间形成多个分离的且均匀分布的孔道104，所得结构如图5和图6所示。具体而言，以光刻胶作为掩膜，采用sf6为刻蚀气体，流量为80sccm，射频功率为100w，干法刻蚀si3n4，得到孔道，然后去除光刻胶。此外，刻蚀气体也可采用cf4、sicl4、nf3等；

步骤s4，在氧气氛围下退火，使分布于孔道两侧的侧壁电极的一部分氧化形成阻变功能层105，也即使侧壁电极暴露于氧气氛围的部分氧化，如图7所示。为了获得优异的阻变特性，优选地，孔道两侧的侧壁电极的氧化宽度范围控制在10nm~20nm之间。进一步优选地，退火温度在300℃-600℃之间，退火时间在10min-1h之间。在具体的一例中，在400℃下退火30min；

步骤s5，在孔道104中溅射电极材料，形成孔道电极106，所得结构如图8和图9所示。具体而言，采用pvd方法在孔道中溅射pt作为孔道电极，厚度大于等于孔道的深度。在本实施例中，厚度为700nm。此外，电极材料可选范围为pt，au，al，tan，tin等。

以上，针对本发明的自定位阻变区域的三维存储器制备方法的具体实施方式进行了详细说明，但是本发明不限定于此。各步骤的具体实施方式根据情况可以不同。此外，部分步骤的顺序可以调换，部分步骤可以省略等。

本发明提供的自定位阻变区域的三维存储器，包括：

衬底100；

多层堆叠结构，其由多层隔离层101和多层侧壁电极层交替堆叠而成，侧壁电极层包括多条均匀分布的侧壁电极102；

钝化层103，形成在多层堆叠结构上；

多个孔道电极106，彼此分离且均匀分布在所述侧壁电极之间；

氧化物阻变功能层105，位于侧壁电极102与孔道电极106之间。

优选地，侧壁电极的材料为ta、ti、ni、w等。

优选地，侧壁电极的厚度可以在50nm~200nm之间。

优选地，孔道电极的材料为pt、au、al、tan、tin等。

优选地，孔道两侧的侧壁电极的氧化宽度范围控制在10nm~20nm之间。隔离层材料例如是si3n4，厚度优选为50nm~200nm。

本发明采用一步热氧化形成功能层，代替原子层沉积、磁控溅射功能层等步骤，有利于简化工艺与降低成本。此外，采用热氧化的方式在电极区域自定位形成阻变层，避免了定位刻蚀等复杂工艺，解决了大面积连续功能层带来的稳定性降低问题。另外，采用热氧化的方式，有利于获得厚度均匀的热氧化功能层，提高了3d阵列器件的均一性。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。