具有接触塞的半导体装置的制作方法

这里的一个或更多个实施例涉及一种具有接触塞的半导体装置和一种用于形成具有接触塞的半导体装置的方法。

背景技术：

随着半导体装置变得更高度地集成，越来越难以在有限面积中形成多个接触塞。接触塞提供下图案与上互连件之间的电连接。下图案具有构成电路的各种间隔。当接触塞形成在下图案上时，可能出现各种问题，例如，可能在接触塞之间形成桥和/或可能发生漏电流的增大。

技术实现要素：

根据一个或更多个实施例，一种半导体装置包括：第一鳍有源区；第二鳍有源区，基本上与第一鳍有源区平行；第一源/漏区，位于第一鳍有源区中；第二源/漏区，位于第二鳍有源区中；第一接触塞，位于第一源/漏区上；以及第二接触塞，位于第二源/漏区上，其中，第二接触塞的中心从第二源/漏区的中心偏移。第二接触塞的底部可以具有与第一接触塞的底部不同的倾角。

半导体装置可以包括位于第二接触塞和第二源/漏区之间的倾斜界面，所述倾斜界面可以在靠近第一鳍有源区的方向上处于较高的水平，并且在远离第一鳍有源区的方向上处于较低的水平。第一接触塞的竖直中心与第二接触塞的竖直中心之间的距离可以大于第一源/漏区的竖直中心与第二源/漏区的竖直中心之间的距离。第二接触塞的下端可以处于比第一接触塞的下端低的水平。第一源/漏区的水平宽度可以大于第一鳍有源区的水平宽度，并且第二源/漏区的水平宽度可以大于第二鳍有源区的水平宽度。

半导体装置可以包括位于第二接触塞和第二源/漏区之间的金属硅化物层，与第二接触塞和第二源/漏区之间的界面到穿过第一源/漏区的中心的竖直线的最接近点相比，第二接触塞和第二源/漏区之间的界面与穿过第一源/漏区的中心的竖直线的最远点可以处于较低的水平。

半导体装置可以包括：第三鳍有源区，基本上与第二鳍有源区平行；第三源/漏区，位于第三鳍有源区中；以及第三接触塞，位于第三源/漏区上，其中，第二鳍有源区位于第一鳍有源区与第三鳍有源区之间，其中，第三接触塞的中心从第三源/漏区的中心偏移。

第二鳍有源区与第三鳍有源区之间的距离可以大于第一鳍有源区与第二鳍有源区之间的距离。第二接触塞的竖直中心与第三接触塞的竖直中心之间的距离可以小于第二源/漏区的竖直中心与第三源/漏区的竖直中心之间的距离。

根据一个或更多个其它实施例，一种半导体装置包括：第一上拉晶体管和第二上拉晶体管；第一下拉晶体管和第二下拉晶体管；第一存取晶体管和第二存取晶体管；第一接触塞，与第二上拉晶体管相邻；以及第二接触塞，与第二下拉晶体管相邻，其中，第二上拉晶体管的第一鳍有源区中的第一源/漏区连接到第一接触塞，第二下拉晶体管的第二鳍有源区中的第二源/漏区连接到第二接触塞，并且第二接触塞的中心从第二源/漏区的中心偏移。第二鳍有源区可以基本上与第一鳍有源区平行。

第一源/漏区可以包括p型杂质，并且第二源/漏区可以包括n型杂质。第一源/漏区可以包括晶体生长sige层，并且第二源/漏区可以包括晶体生长si层、晶体生长sic层或它们的组合。

第一接触塞的竖直中心与第二接触塞的竖直中心之间的距离可以大于第一源/漏区的竖直中心与第二源/漏区的竖直中心之间的距离。第二接触塞的底部可以具有与第一接触塞的底部不同的倾角。半导体装置可以包括位于第二接触塞和第二源/漏区之间的倾斜界面，所述倾斜界面可以在靠近第一鳍有源区的方向上处于较高的水平，并且在远离第一鳍有源区的方向上处于较低的水平。

根据一个或更多个其它实施例，一种半导体装置包括：多鳍有源区；鳍有源区，基本上与多鳍有源区平行；源/漏区，位于鳍有源区中；多源/漏区，位于多鳍有源区中；第一接触塞，位于源/漏区上；以及第二接触塞，位于多源/漏区上，并且第二接触塞的中心从多源/漏区的中心偏移。多鳍有源区可以包括基本上与第二子鳍有源区平行的第一子鳍有源区，多源/漏区可以包括在第一子鳍有源区上的第一多源/漏区以及在第二子鳍有源区上的第二多源/漏区。第二多源/漏区可以直接接触第一多源/漏区。

半导体装置可以包括位于第二接触塞和多源/漏区之间的倾斜界面，所述倾斜界面可以在靠近鳍有源区的方向上处于较高的水平，并且在远离鳍有源区的方向上处于较低的水平。第一接触塞的竖直中心与第二接触塞的竖直中心之间的距离可以大于源/漏区的竖直中心与多源/漏区的竖直中心之间的距离。

半导体装置可以包括位于第二接触塞和多源/漏区之间的金属硅化物层，其中，与第二接触塞和金属硅化物层之间的界面到穿过源/漏区的中心的竖直线的最接近点相比，第二接触塞和金属硅化物层之间的界面与穿过源/漏区的中心的竖直线的最远点处于较低的水平。

根据一个或更多个其它实施例，一种半导体装置包括：第一上拉晶体管和第二上拉晶体管；第一下拉晶体管和第二下拉晶体管；第一存取晶体管和第二存取晶体管；第一接触塞，与第二上拉晶体管相邻；以及第二接触塞，与第二下拉晶体管相邻，其中，第二上拉晶体管的鳍有源区中形成的源/漏区连接到第一接触塞，第二下拉晶体管的多鳍有源区中形成的多源/漏区连接到第二接触塞，并且第二接触塞的中心从多源/漏区的中心偏移。多鳍有源区可以包括基本上与第二子鳍有源区平行的第一子鳍有源区，多源/漏区可以包括在第一子鳍有源区上的第一多源/漏区以及在第二子鳍有源区上的第二多源/漏区。

根据一个或更多个其它实施例，一种半导体装置包括：第一源/漏区；第二源/漏区；第一接触塞，位于第一源/漏区上；以及第二接触塞，位于第二源/漏区上，其中，第一接触塞具有基本上与第一源/漏区的中心对准的中心，其中，第二接触塞的中心从第二源/漏区的中心偏移。

第一接触塞可以与第二接触塞相邻。第一接触塞的中心可以与第二接触塞的中心间隔第一距离；第一源/漏区的中心可以与第二源/漏区的中心间隔第二距离；并且第一距离可以大于第二距离。第一接触塞和第二接触塞中的至少一个的下表面可以是倾斜的。第一接触塞的下表面可以具有第一形状；第二接触塞的下表面可以具有第二形状；并且第一形状可以与第二形状不同。

附图说明

通过参照附图详细描述示例性实施例，对本领域技术人员来说特征将变得清楚，在附图中：

图1至图3示出半导体装置的实施例；

图4示出半导体装置的布局实施例；

图5示出半导体装置的等效电路；

图6示出图1中的一部分的放大图；

图7示出半导体装置的另一实施例；

图8示出半导体装置的另一布局实施例；

图9至图11示出图8中的半导体装置的剖视图；

图12至图13示出半导体装置的另一实施例；

图14示出半导体装置的另一布局实施例；

图15和图19示出用于形成半导体装置的方法的实施例；

图16至图18以及图20至图24分别示出针对图15和图19的方法的实施例的图；

图25至图32示出针对形成半导体装置的方法的另一实施例的图；

图33至图34示出电子设备的实施例。

具体实施方式

在下文中，参照附图更充分地描述示例实施例；然而，示例实施例可以以许多不同的形式来实施，并且不应被解释为局限于在此阐述的实施例。相反，提供这些实施例，使得本公开将是彻底的和完整的，并将向本领域技术人员充分地传达示例性实施方式。可以结合实施例以形成附加的实施例。

还将理解的是，当层或元件被称作“在”另一层或基底“上”时，该层或元件可以直接在所述另一层或基底上，或者也可以存在中间层。此外，将理解的是，当层被称作在另一层“下”时，该层可以直接在另一层下，并且也可以存在一个或更多个中间层。另外，也将理解的是，当层被称作在两层“之间”时，该层可以是两个层之间的唯一层，或者也可以存在一个或更多个中间层。同样的附图标记始终表示同样的元件。

用于描述实施例的这里使用的术语不意图限制本发明的范围。本文件中单数形式的使用不应排除一个以上指示物的存在。也就是说，除非上下文另外清楚地指出，否则以单数形式引用的实施例的元件可以计数为一个或更多个。还将理解的是，这里使用的术语“包含”和/或“包括”说明存在所述元件、组件、步骤、操作和/或器件，但不排除存在或附加一个或更多个其它元件、组件、步骤、操作和/或器件。

将理解的是，当元件被称作“连接”或“结合”到另一元件时，其可以直接连接或结合到另一元件，或者可以存在中间元件。相反，当元件被称作“直接连接”或“直接结合”到另一元件时，不存在中间元件。在以下解释中，相同的附图标记在说明书中始终表示相同的组件。如这里使用的，术语“和/或”包括相关项的至少一个的每个组合以及全部组合。

这里可以使用空间相对术语(例如“在…之下”、“在…下方”、“下面的”、“在…上方”、“上面的”等)来描述一个元件或特征与其它元件或特征的关系，如附图中所示。将理解的是，这样的描述意在包含除了在附图中描绘的方位之外的在使用或操作中的不同方位。例如，如果装置被翻转，则描述为“在”其它元件或特征“下方”或“之下”的元件随后将被定位为“在”其它元件或特征“上方”。因此，根据整体的装置方位，术语“在…下方”意图意味着“在…上方”和“在…下方”两种方位。另外，装置可以以其它方式再定位并且应该相应地解释这里使用的描述语。

在此参照作为理想实施例和中间结构的示意图的剖视图和/或平面图来描述实施例。在附图中，为了清晰起见，可能夸大层和区域的尺寸和相对尺寸。这样，预计出现由例如制造技术和/或公差而引起的图示的形状的变化。因此，实施例不应该被理解为局限于在此示出的区域的具体形状，而包括例如由制造导致的形状偏差。例如，示出为矩形的蚀刻区域通常具有倒圆或曲线的特征。因此，在附图中示出的区域实际上是示意性的，它们的形状并不意图示出装置的区域的实际形状，也不意图限制当前实施例的范围。

这里可以以相对的意义来使用诸如“正面”和“背面”的术语，以帮助容易理解实施例。因此，“正面”和“背面”可以不表示任何具体的方向、位置或组件，并且可交换地使用。例如，“正面”可以理解为“背面”，反之亦然。此外，“正面”可以表示为“第一面”，“背面”可以表示为“第二面”，反之亦然。然而，在同一个实施例中，“正面”和“背面”不可以交换地使用。

术语“在…附近”意图意味着两个或更多个组件中的一个组件位于特定另一组件相对接近的距离内。例如，应当理解的是，当第一端在第一侧附近时，第一端可以比第二端接近第一侧，或者相比于第二侧，第一端可以接近第一侧。

图1至图3示出半导体装置的实施例的不同剖视图，图4示出半导体装置的布局实施例。具体地，图1示出沿着图4的线i-i’截取的剖视图。图2示出沿着图4的线ii-ii’截取的剖视图。图3示出沿着图4的线iii-iii’截取的剖视图。

参照图1，n阱13、p阱14、器件隔离层17、鳍有源区21、22、25和26、源/漏区31、32、35和36、蚀刻停止层52、下绝缘层54、上绝缘层55、金属硅化物层161、162、165和166、阻挡层171、172、175和176以及导电层181、182、185和186形成在基底11上。阻挡层171、172、175和176以及导电层181、182、185和186可以构成接触塞191、192、195和196。

参照图2，p阱14、鳍有源区22、源/漏区32、下栅极介电层41、上栅极介电层42、栅电极43、分隔件51、蚀刻停止层52、下绝缘层54、上绝缘层55、金属硅化物层162、阻挡层172和导电层182可以形成在基底11上。

参照图3，p阱14、器件隔离层17、鳍有源区22、下栅极介电层41、上栅极介电层42、栅电极43和上绝缘层55可以形成在基底11上。

参照图4，鳍有源区、栅电极和接触塞位于基底11上。基底11包括第一单元区域c1和第二单元区域c2。鳍有源区包括第一鳍有源区21、第二鳍有源区22、第三鳍有源区23、第四鳍有源区24、第五鳍有源区25、第六鳍有源区26、第七鳍有源区27和第八鳍有源区28。栅电极包括第一栅电极43、第二栅电极44、第三栅电极45、第四栅电极46、第五栅电极47、第六栅电极48和第七栅电极49。接触塞包括第一接触塞191、第二接触塞192、第三接触塞193、第四接触塞195、第五接触塞196和第六接触塞197。

第一存取晶体管ta1可以形成在第三鳍有源区23和第四栅电极46的交叉处。第一下拉晶体管td1可以形成在第三鳍有源区23和第三栅电极45的交叉处。第一上拉晶体管tu1可以形成在第四鳍有源区24和第三栅电极45的交叉处。第二存取晶体管ta2可以形成在第二鳍有源区22和第二栅电极44的交叉处。第二下拉晶体管td2可以形成在第二鳍有源区22和第一栅电极43的交叉处。第二上拉晶体管tu2可以形成在第一鳍有源区21和第一栅电极43的交叉处。

图5是半导体装置的等效电路图。等效电路可以对应于cmossram单元。图4中的第一单元区域c1可以解释为包括图5中的cmossram单元。图4中的第二单元区域c2也可以解释为包括与图5中的cmossram单元类似的结构。

参照图5，cmossram单元可以包括一对上拉晶体管tu1和tu2、一对下拉晶体管td1和td2以及一对存取晶体管ta1和ta2。一对下拉晶体管td1和td2以及一对存取晶体管ta1和ta2可以是nmos晶体管，一对上拉晶体管tu1和tu2可以是pmos晶体管。

第一下拉晶体管td1和第一存取晶体管ta1可以串联连接。第一下拉晶体管td1的源极可以电连接到地gnd。第一存取晶体管ta1的漏极可以电连接到第一位线bl1。

第二下拉晶体管td2和第二存取晶体管ta2可以串联连接。第二下拉晶体管td2的源极可以电连接到地gnd。第二存取晶体管ta2的漏极可以电连接到第二位线bl2。

第一上拉晶体管tu1的源极和漏极可以分别电连接到电源vdd和第一下拉晶体管td1的漏极。第二上拉晶体管tu2的源极和漏极可以电连接到电源vdd和第二下拉晶体管td2的漏极。第一上拉晶体管tu1的漏极、第一下拉晶体管td1的漏极和第一存取晶体管ta1的源极可以对应于第一节点n1。另外，第二上拉晶体管tu2的漏极、第二下拉晶体管td2的漏极和第二存取晶体管ta2的源极可以对应于第二节点n2。

第一下拉晶体管td1的栅电极和第一上拉晶体管tu1的栅电极可以电连接到第二节点n2。第二下拉晶体管td2的栅电极和第二上拉晶体管tu2的栅电极可以电连接到第一节点n1。第一存取晶体管ta1和第二存取晶体管ta2的栅电极可以电连接到字线wl。

再次参照图1至图4，基底11可以是半导体基底，例如，硅晶圆或绝缘体上硅soi晶圆。在一个实施例中，基底11可以是包括p型杂质的单晶硅晶圆。n阱13和p阱14可以形成在基底11中。例如，n阱13可以是包括n型杂质的硅层，p阱14可以是包括p型杂质的硅层。当基底11是包括p型杂质的单晶硅晶圆时，可以省略p阱14。

鳍有源区21、22、23、24、25、26、27和28可以通过器件隔离层17而限定在基底11上。鳍有源区21、22、23、24、25、26、27和28中的每个可以具有例如平面图中的线形状或条形状。鳍有源区21、22、23、24、25、26、27和28中的每个可以具有大于水平宽度的竖直高度。器件隔离层17可以包括具有例如氧化硅、氮化硅、氮氧化硅或它们的组合的绝缘层。

第一鳍有源区21、第四鳍有源区24、第五鳍有源区25和第八鳍有源区28可以形成在n阱13中。第一鳍有源区21、第四鳍有源区24、第五鳍有源区25和第八鳍有源区28可以是包括n型杂质的硅层。第二鳍有源区22、第三鳍有源区23、第六鳍有源区26和第七鳍有源区27可以形成在p阱14中。第二鳍有源区22、第三鳍有源区23、第六鳍有源区26和第七鳍有源区27可以是包括p型杂质的硅层。

第二单元区域c2可以与第一单元区域c1相邻。第一至第四鳍有源区21、22、23和24可以在第一单元区域c1中。第五至第八鳍有源区25、26、27和28可以在第二单元区域c2中。第一鳍有源区21可以平行于第二鳍有源区22。第四鳍有源区24可以平行于第三鳍有源区23。第一鳍有源区21的延伸可以平行于第四鳍有源区24。第一鳍有源区21可以在第二鳍有源区22与第三鳍有源区23之间。

第五鳍有源区25可以平行于第六鳍有源区26。第八鳍有源区28可以平行于第七鳍有源区27。第五鳍有源区25的延伸可以平行于第八鳍有源区28。第五鳍有源区25可以在第六鳍有源区26与第七鳍有源区27之间。第二鳍有源区22可以在第一鳍有源区21与第六鳍有源区26之间。第六鳍有源区26可以平行于第二鳍有源区22。第六鳍有源区26可以在第二鳍有源区22与第五鳍有源区25之间。

第一鳍有源区21与第二鳍有源区22之间的距离可以小于第二鳍有源区22与第六鳍有源区26之间的距离。第二鳍有源区22与第六鳍有源区26之间的距离可以大于第五鳍有源区25与第六鳍有源区26之间的距离。

栅电极43、44、45、46、47、48和49中的每个可以包括逸出功金属层和导电层。第一栅电极43可以与第一鳍有源区21和第二鳍有源区22交叉。第二栅电极44可以与第二鳍有源区22和第六鳍有源区26交叉。第三栅电极45可以与第三鳍有源区23和第四鳍有源区24交叉。第四栅电极46可以与第三鳍有源区23交叉。第五栅电极47可以与第五鳍有源区25和第六鳍有源区26交叉。第六栅电极48可以与第七鳍有源区27和第八鳍有源区28交叉。第七栅电极49可以与第七鳍有源区27交叉。

下栅极介电层41和上栅极介电层42可以在栅电极43、44、45、46、47、48和49与鳍有源区21、22、23、24、25、26、27和28之间。例如，下栅极介电层41可以在第二鳍有源区22与第一栅电极43之间。下栅极介电层41可以与第二鳍有源区22的上表面和侧表面直接接触。上栅极介电层42可以在下栅极介电层41上。上栅极介电层42可以与第一栅电极43的底表面和侧表面直接接触。第一栅电极43可以覆盖第二鳍有源区22的上表面和侧表面。第一栅电极43的下端可以处于比第二鳍有源区22的上端低的水平。

下栅极介电层41可以包括清洗工艺中形成的化学氧化物。下栅极介电层41可以包括例如通过h2o2和si的反应形成的氧化硅。下栅极介电层41可以被称为界面氧化物。上栅极介电层42可以包括一种或多种高k介质。上栅极介电层42可以包括例如hfo、hfsio或它们的组合。

分隔件51可以在栅电极43、44、45、46、47、48和49中的每个的侧表面上。例如，分隔件51可以覆盖第一栅电极43的侧表面。上栅极介电层42可以在第一栅电极43与分隔件51之间。分隔件51可以包括具有例如氧化硅、氮化硅、氮氧化硅或它们的组合的绝缘层。

源/漏区31、32、35和36可以位于与栅电极43、44、45、46、47、48和49相邻的鳍有源区21、22、23、24、25、26、27和28中。源/漏区31、32、35和36中的每个可以包括晶体生长材料。源/漏区31、32、35和36的下端可以以比鳍有源区21、22、23、24、25、26、27和28的上端低的水平形成。源/漏区31、32、35和36的上端可以以比鳍有源区21、22、23、24、25、26、27和28的上端高的水平形成。源/漏区31、32、35和36中的每个的水平宽度可以大于鳍有源区21、22、23、24、25、26、27和28中的每个的水平宽度。源/漏区31、32、35和36中的每个可以竖直地对准对应的鳍有源区21、22、23、24、25、26、27和28。

例如，第一源/漏区31可以在第一鳍有源区21中。例如，第一源/漏区31可以包括通过选择性外延生长(seg)方法形成的sige、si或它们的组合。第一源/漏区31可以包括具有p型杂质的sige层。

第二源/漏区32可以在第二鳍有源区22中。例如，第二源/漏区32可以包括通过seg方法形成的sic、si或它们的组合。第二源/漏区32可以包括具有n型杂质的si层。

第三源/漏区35可以在第五鳍有源区25中。例如，第三源/漏区35可以包括通过seg方法形成的sige、si或它们的组合。第三源/漏区35可以包括具有p型杂质的sige层。

第四源/漏区36可以在第六鳍有源区26中。例如，第四源/漏区36可以包括通过seg方法形成的sic、si或它们的组合。第四源/漏区36可以包括具有n型杂质的si层。

第一源/漏区31与第二源/漏区32之间的距离可以小于第二源/漏区32与第四源/漏区36之间的距离。第二源/漏区32与第四源/漏区36之间的距离可以大于第三源/漏区35与第四源/漏区36之间的距离。

蚀刻停止层52可以在源/漏区31、32、35和36上。蚀刻停止层52可以共形地覆盖源/漏区31、32、35和36、器件隔离层17以及分隔件51。蚀刻停止层52可以包括具有例如氧化硅、氮化硅、氮氧化硅或它们的组合的绝缘层。下绝缘层54可以在蚀刻停止层52上。下绝缘层54、蚀刻停止层52、分隔件51、上栅极介电层42和第一栅电极43的上端可以基本上共面。下绝缘层54可以包括例如氧化硅、氮化硅、氮氧化硅或它们的组合的绝缘层。

蚀刻停止层52可以包括相对于下绝缘层54具有蚀刻选择性的材料。例如，下绝缘层54可以包括正硅酸乙酯(teos)层，蚀刻停止层52可以包括氮化硅层。上绝缘层55可以在下绝缘层54上。上绝缘层55可以覆盖下绝缘层54、蚀刻停止层52、分隔件51、上栅极介电层42和第一栅电极43。上绝缘层55可以包括例如氧化硅、氮化硅、氮氧化硅或它们的组合的绝缘层。

接触塞191、192、193、195、196和197中的每个可以穿过上绝缘层55、下绝缘层54和蚀刻停止层52。相邻接触塞的底表面(即，面对对应的源/漏区的表面)可以具有彼此不同的倾角，例如，底表面可以关于正交地穿过接触塞的垂直线倾斜。第一接触塞191可以在第一源/漏区31上，以与第一栅电极43相邻。第一接触塞191可以包括第一导电层181和围绕第一导电层181的底表面和侧表面的第一阻挡层171。第一金属硅化物层161可以在第一接触塞191与第一源/漏区31之间。第一接触塞191的中心可以竖直地对准第一源/漏区31的中心。

第二接触塞192可以在第二源/漏区32上，以与第一栅电极43相邻。第二接触塞192可以包括第二导电层182和围绕第二导电层182的底表面和侧表面的第二阻挡层172。第二金属硅化物层162可以在第二接触塞192与第二源/漏区32之间。第二接触塞192的中心可以从第二源/漏区32的中心偏移。第一源/漏区31的中心与第二源/漏区32的中心之间的距离可以小于第一接触塞191的中心与第二接触塞192的中心之间的距离。

倾斜的界面可以在第二接触塞192与第二源/漏区32之间。第二接触塞192的底部可以具有与第一接触塞191的底部不同的倾角。第二接触塞192的底部可以在与穿过第一接触塞191的中心的竖直线远离的方向上处于较低水平。

第二接触塞192的下端可以处于比第一接触塞191的下端低的水平。第二接触塞192的底部可以在靠近穿过第一接触塞191的中心的竖直线的方向上处于较高水平。

第二接触塞192的底部的最高水平处的点可以处于比第一接触塞191的底部的最高水平处的点高的水平。第二金属硅化物层162的下端可以处于比第一金属硅化物层161的下端低的水平。

第四接触塞195可以在第三源/漏区35上，以与第五栅电极47相邻。第四接触塞195可以包括第四导电层185和围绕第四导电层185的底表面和侧表面的第四阻挡层175。第四金属硅化物层165可以在第四接触塞195与第三源/漏区35之间。第四接触塞195的中心可以竖直地对准第三源/漏区35的中心。

第五接触塞196可以在第四源/漏区36上，以与第五栅电极47相邻。第五接触塞196可以包括第五导电层186和围绕第五导电层186的底表面和侧表面的第五阻挡层176。第五金属硅化物层166可以在第五接触塞196与第四源/漏区36之间。第五接触塞196的中心可以从第四源/漏区36的中心偏移。第三源/漏区35的中心与第四源/漏区36的中心之间的距离可以小于第四接触塞195的中心与第五接触塞196的中心之间的距离。

倾斜的界面可以在第五接触塞196与第四源/漏区36之间。第五接触塞196的底部可以具有与第四接触塞195的底部不同的倾角。第五接触塞196的底部可以在与穿过第四接触塞195的中心的竖直线远离的方向上处于较低水平。第五接触塞196的下端可以处于比第四接触塞195的下端低的水平。第五接触塞196的底部可以在靠近穿过第四接触塞195的中心的竖直线的方向上处于较高水平。

第五接触塞196的底部的最高水平处的点可以处于比第四接触塞195的底部的最高水平处的点高的水平。第五金属硅化物层166的下端可以处于比第四金属硅化物层165的下端低的水平。

第一金属硅化物层161、第二金属硅化物层162、第四金属硅化物层165和第五金属硅化物层166可以分别在第一接触塞191、第二接触塞192、第四接触塞195和第五接触塞196下方自对准。第一金属硅化物层161、第二金属硅化物层162、第四金属硅化物层165和第五金属硅化物层166可以分别与第一接触塞191、第二接触塞192、第四接触塞195和第五接触塞196的底表面和侧表面直接接触。第一阻挡层171、第二阻挡层172、第四阻挡层175和第五阻挡层176可以包括例如tin、tan或它们的组合。第一导电层181、第二导电层182、第四导电层185和第五导电层186可以包括金属，例如，w。

图6是示出图1的一部分的局部放大图。参照图6，穿过第一接触塞191的中心的竖直线可以与穿过第一源/漏区31的中心的竖直线一致。穿过第一接触塞191的中心的竖直线可以与穿过第一源/漏区31的中心的竖直线以及穿过第一鳍有源区21的中心的竖直线一致。

穿过第二源/漏区32的中心的竖直线可以与穿过第二鳍有源区22的中心的竖直线一致。穿过第二接触塞192的中心的竖直线可以与穿过第二源/漏区32的中心的竖直线间隔第一距离d1。穿过第二接触塞192的中心的竖直线可以与穿过第二鳍有源区22的中心的竖直线间隔第一距离d1。

第二接触塞192的下端可以处于比第一接触塞191的下端低第二距离d2的水平。第二接触塞192的底部的最高水平处的点可以处于比第一接触塞191的底部的最高水平处的点高第三距离d3的水平。

图7是沿着图4的线i-i’截取的另一实施例的剖视图。参照图7，第一接触塞191、第二接触塞192、第四接触塞195和第五接触塞196的底部可以是不平坦的。第二接触塞192和第五接触塞196的底部可以具有与第一接触塞191和第四接触塞195的底部不同的形状。第一金属硅化物层161的上端可以处于穿过第一接触塞191的中心的竖直线上。第二金属硅化物层162的上端可以从穿过第二接触塞192的中心的竖直线偏移。第四金属硅化物层165的上端可以处于穿过第四接触塞195的中心的竖直线上。第五金属硅化物层166的上端可以从穿过第五接触塞196的中心的竖直线偏移。

图8示出半导体装置的另一布局实施例。图9是沿着图8中的线iv-iv’截取的剖视图。图10是沿着图8中的线v-v’截取的剖视图。图11是沿着图8中的线vi-vi’截取的剖视图。

参照图8，鳍有源区、多鳍有源区、栅电极和接触塞形成在包括第一单元区域c1和第二单元区域c2的基底11上。鳍有源区包括第一鳍有源区21、第四鳍有源区24、第五鳍有源区25和第八鳍有源区28。

多鳍有源区包括第一多鳍有源区22m、第二多鳍有源区23m、第三多鳍有源区26m和第四多鳍有源区27m。第一多鳍有源区22m包括具有第一左子鳍有源区22a和第一右子鳍有源区22b的一对平行的子鳍有源区。第二多鳍有源区23m包括具有第二左子鳍有源区23a和第二右子鳍有源区23b的一对平行的子鳍有源区。第三多鳍有源区26m包括具有第三左子鳍有源区26a和第三右子鳍有源区26b的一对平行的子鳍有源区。第四多鳍有源区27m包括具有第四左子鳍有源区27a和第四右子鳍有源区27b的一对平行的子鳍有源区。

栅电极包括第一栅电极43、第二栅电极44、第三栅电极45、第四栅电极46、第五栅电极47、第六栅电极48和第七栅电极49。

接触塞包括第一接触塞191、第二接触塞192、第三接触塞193、第四接触塞195、第五接触塞196和第六接触塞197。在另一实施例中，多鳍有源区22m、23m、26m和27m中的每个可以包括彼此平行的三个或更多个下鳍有源区。

参照图9，n阱13、p阱14、器件隔离层17和17a、鳍有源区21和25、多鳍有源区22m和26m、源/漏区31和35、多源/漏区32a、32b、36a和36b、蚀刻停止层52、下绝缘层54、上绝缘层55、金属硅化物层161、162、165和166、阻挡层171、172、175和176以及导电层181、182、185和186形成在基底11上。阻挡层171、172、175和176以及导电层181、182、185和186可以构成接触塞191、192、195和196。

参照图10，p阱14、第一左子鳍有源区22a、第一多源/漏区32a、下栅极介电层41、上栅极介电层42、第一栅电极43、分隔件51、蚀刻停止层52、下绝缘层54、上绝缘层55、金属硅化物层162、阻挡层172和导电层182形成在基底11上。

参照图11，p阱14、器件隔离层17和17a、第一多鳍有源区22m、下栅极介电层41、上栅极介电层42、第一栅电极43和上绝缘层55形成在基底11上。

再次参照图8至图11，第一左子鳍有源区22a与第一右子鳍有源区22b之间的距离可以小于第一鳍有源区21与第一多鳍有源区22m之间的距离。第一多鳍有源区22m与第三多鳍有源区26m之间的距离可以大于第一鳍有源区21与第一多鳍有源区22m之间的距离。

器件隔离层17和17a包括第一器件隔离层17和第二器件隔离层17a。第二器件隔离层17a可以在第一左子鳍有源区22a与第一右子鳍有源区22b之间并且可以在第三左子鳍有源区26a与第三右子鳍有源区26b之间。第二器件隔离层17a的下端可以处于比第一器件隔离层17的下端高的水平。

多源/漏区包括第一多源/漏区32a、第二多源/漏区32b、第三多源/漏区36a和第四多源/漏区36b。第一多源/漏区32a可以在第一左子鳍有源区22a上。第二多源/漏区32b可以在第一右子鳍有源区22b上。第三多源/漏区36a可以在第三左子鳍有源区26a上。第四多源/漏区36b可以在第三右子鳍有源区26b上。

第一多源/漏区32a的水平宽度可以大于第一左子鳍有源区22a的水平宽度。第二多源/漏区32b的水平宽度可以大于第一右子鳍有源区22b的水平宽度。第一多源/漏区32a的侧表面可以与第二多源/漏区32b的侧表面接触。第三多源/漏区36a的侧表面可以与第四多源/漏区36b接触。

第二接触塞192可以在第一多源/漏区32a和第二多源/漏区32b上，以与第一栅电极43相邻。第二金属硅化物层162可以在第二接触塞192与第一多源/漏区32a和第二多源/漏区32b之间。第二接触塞192的中心可以从第一多鳍有源区22m的中心偏移。第二接触塞192的中心可以从第一多源/漏区32a的中心和第二多源/漏区32b的中心偏移。

第五接触塞196可以形成在第三多源/漏区36a和第四多源/漏区36b上，以与第五栅电极47相邻。

图12和图13是用于描述半导体装置的另一实施例的剖视图。参照图12和图13，器件隔离层17和17b包括第一器件隔离层17和第二器件隔离层17b。第二器件隔离层17b可以在第一左子鳍有源区22a与第一右子鳍有源区22b之间并且可以在第三左子鳍有源区26a与第三右子鳍有源区26b之间。第二器件隔离层17b的下端可以处于与第一器件隔离层17的下端基本上相同的水平。

图14示出半导体装置的另一布局实施例，所述半导体装置包括形成在基底11上的鳍有源区、多鳍有源区、栅电极和接触塞。基底11可以包括第一单元区域c1和第二单元区域c2。

鳍有源区包括第一鳍有源区21、第四鳍有源区24、第五鳍有源区25、第六鳍有源区26、第七鳍有源区27和第八鳍有源区28。

多鳍有源区包括第一多鳍有源区22m和第二多鳍有源区23m。第一多鳍有源区22m包括具有第一左子鳍有源区22a和第一右子鳍有源区22b的一对平行的子鳍有源区。第二多鳍有源区23m包括具有第二左子鳍有源区23a和第二右子鳍有源区23b的一对平行的子鳍有源区。

栅电极包括第一栅电极43、第二栅电极44a和44b、第三栅电极45、第四栅电极46、第五栅电极47、第六栅电极48和第七栅电极49。

接触塞包括第一接触塞191、第二接触塞192、第三接触塞193、第四接触塞195、第五接触塞196和第六接触塞197。第二栅电极包括左栅电极44a和右栅电极44b。左栅电极44a和右栅电极44b可以是一体化的。在另一实施例中，左栅电极44a和右栅电极44b可以是分开的。

图15是与用于形成半导体装置的方法的主要工艺的实施例对应的布局。

图16是沿着图15的线i-i’截取的剖视图。图17是沿着图15的线ii-ii’截取的剖视图。图18是沿着图15的线iii-iii’截取的剖视图。参照图15至图18，可以在基底11中形成n阱13、p阱14、器件隔离层17以及鳍有源区21、22、23、24、25、26、27和28。鳍有源区21、22、23、24、25、26、27和28可以突出到比器件隔离层17高的水平。鳍有源区21、22、23、24、25、26、27和28中的每个可以具有比水平宽度大的竖直高度。

图19是与用于形成半导体装置的方法的主要工艺的另一实施例对应的布局。图20和图23是沿着图19中的线i-i’截取的剖视图。图21和图24是沿着图19中的线ii-ii’截取的剖视图。图22是沿着图19中的线iii-iii’截取的剖视图。

参照图19至图22，可以形成源/漏区、下栅极介电层41、上栅极介电层42、栅电极43、44、45、46、47、48和49、分隔件51、蚀刻停止层52以及下绝缘层54。源/漏区包括第一源/漏区31、第二源/漏区32、第三源/漏区35和第四源/漏区36。可以通过与第二源/漏区32和第四源/漏区36不同的工艺来形成第一源/漏区31和第三源/漏区35。第一源/漏区31和第三源/漏区35可以包括与第二源/漏区32和第四源/漏区36不同的材料。

参照图19、图23和图24，可以形成上绝缘层55以及接触孔151、152、155和156。接触孔151、152、155和156穿过上绝缘层55、下绝缘层54以及蚀刻停止层52，以暴露源/漏区31、32、35和36。

再次参照图1至图4，可以在接触孔151、152、155和156中暴露的源/漏区31、32、35和36上形成金属硅化物层161、162、165和166。可以在金属硅化物层161、162、165和166上形成填充接触孔151、152、155和156的接触塞191、192、195和196。

图25、图28和图31是与形成半导体装置的方法的另一实施例对应的沿着图8中的线iv-iv’截取的剖视图。图26、图29和图32是沿着图8中的线v-v’截取的剖视图。图27和图30是沿着图8中的线vi-vi’截取的剖视图。

参照图8和图25至图27，在基底11中形成n阱13、p阱14、器件隔离层17和17a、鳍有源区21、24、25和28以及多鳍有源区。

多鳍有源区包括第一多鳍有源区22m、第二多鳍有源区23m、第三多鳍有源区26m和第四多鳍有源区27m。第一多鳍有源区22m包括具有第一左子鳍有源区22a和第一右子鳍有源区22b的一对平行的子鳍有源区。第二多鳍有源区23m包括具有第二左子鳍有源区23a和第二右子鳍有源区23b的一对平行的子鳍有源区。第三多鳍有源区26m包括具有第三左子鳍有源区26a和第三右子鳍有源区26b的一对平行的子鳍有源区。第四多鳍有源区27m包括具有第四左子鳍有源区27a和第四右子鳍有源区27b的一对平行的子鳍有源区。

参照图8和图28至图30，可以形成源/漏区31和35、多源/漏区32a、32b、36a和36b、下栅极介电层41、上栅极介电层42、栅电极43、44、45、46、47、48和49、分隔件51、蚀刻停止层52以及下绝缘层54。

参照图8、图31和图32，可以形成上绝缘层55以及接触孔151、152、155和156。

再次参照图8至图11，可以形成金属硅化物层161、162、165和166以及接触塞191、192、195和196。

图33和图34示出电子设备的实施例。

参照图33，参照图1至图32描述的半导体装置实施例可以应用于电子系统2100。电子系统2100包括主体2110、微处理器2120、电源单元2130、功能单元2140和显示控制器2150。主体2110可以是由印刷电路板(pcb)形成的母板。微处理器2120、电源单元2130、功能单元2140和显示控制器2150可以安装在主体2110上。显示器2160可以在主体2110的内部或外部。例如，显示器2160可以在主体2110的表面上，以显示由显示控制器2150处理的图像。

电源单元2130可以从外部电池或其它电源来接收恒定电压，将电压分压为所需电压的各种电平，并且将那些电压供应到微处理器2120、功能单元2140和显示控制器2150。微处理器2120可以从电源单元2130接收电压，以控制功能单元2140和显示器2160。功能单元2140可以执行电子系统2100的各种功能。例如，当电子系统2100是智能手机时，功能单元2140可以具有通过拨号或与外部设备2170通信而执行移动电话的功能(诸如将图像输出到显示器2160或者将声音输出到扬声器)的若干组件。当安装有照相机时，功能单元2140可以起照相机图像处理器的作用。

在一个实施例中，当电子系统2100连接到存储卡(例如，为了扩展其容量)时，功能单元2140可以是存储卡控制器。功能单元2140可以通过有线或无线的通信单元2180与外部设备2170交换信号。当电子系统2100使用通用串行总线(usb)(例如，为了扩展功能)时，功能单元2140可以起接口控制器的作用。此外，功能单元2140可以包括大容量存储设备。

参照图1至图32描述的半导体装置可以应用于功能单元2140或微处理器2120。

参照图34，电子系统2400包括半导体装置的上述实施例中的至少一个。电子系统2400可以用于移动设备或计算机。例如，电子系统2400可以包括存储器系统2412、微处理器2414、随机存取存储器(ram)2416、总线2420和用户接口2418。微处理器2414、存储器系统2412和用户接口2418可以经由总线2420互连。用户接口2418可以用于将数据输入到电子系统2400或者从电子系统2400输出数据。微处理器2414可以编程并且控制电子系统2400。ram2416可以用作微处理器2414的操作存储器。微处理器2414、ram2416和/或其它组件可以组装在单个封装件中。存储器系统2412可以存储用于操作微处理器2414的代码、由微处理器2414处理的数据或外部输入数据。存储器系统2412可以包括控制器和存储器装置。

参照图1至图32描述的半导体装置可以应用于微处理器2414、ram2416和存储器系统2412。

根据一个或更多个上述实施例，第一接触塞和第二接触塞可以分别形成在第一源/漏区和第二源/漏区上。第二接触塞的中心从第二源/漏区的中心偏移。此外，第二接触塞的底部可以具有与第一接触塞的底部不同的倾角。此外，第一接触塞的竖直中心与第二接触塞的竖直中心之间的距离可以大于第一源/漏区的竖直中心与第二源/漏区的竖直中心之间的距离。因此，可以防止第一接触塞与第二接触塞之间形成桥。另外，可以实现适用于高度集成应用并且具有优异的电性质的半导体装置。

在此已经公开了示例实施例，虽然采用了特定术语，但是仅以一般的和描述性的意思来使用和解释它们，而不是出于限制的目的。在一些情况下，对于到提交本申请为止的本领域技术人员而言将清楚的是，可以单独使用结合具体实施例描述的特征、特性和/或元件，或者可以与结合其它实施例描述的特征、特性和/或元件组合使用，除非另有说明。因此，本领域技术人员将理解的是，在不脱离权利要求书中阐述的本发明的精神和范围的情况下，可以在形式和细节方面做出各种改变。