半导体装置及其制造方法与流程

文档序号:19146379发布日期:2019-11-15 23:34阅读:来源:国知局

技术特征:

1.一种半导体装置的制造方法,其特征在于,包括:

层叠工序,在第一n型半导体层层叠p型半导体层;

离子注入工序,在与所述p型半导体层的表面形成有槽部的位置分离的位置,离子注入n型杂质或p型杂质;

热处理工序,通过热处理,形成使被离子注入的所述杂质活化的注入区域,且使所述p型半导体层所包含的p型杂质扩散至位于所述注入区域的下方的所述第一n型半导体层,从而形成p型杂质扩散区域;

槽部形成工序,贯通所述p型半导体层形成底部位于所述第一n型半导体层内的所述槽部;以及

第一电极形成工序,在所述槽部的表面隔着绝缘膜形成第一电极。

2.根据权利要求1所述的半导体装置的制造方法,其特征在于,

所述杂质是n型杂质,

所述半导体装置的制造方法还包括第二电极形成工序,在所述第二电极形成工序,形成与所述注入区域导通的第二电极,

在所述第一电极形成工序,隔着所述绝缘膜将所述第一电极从所述槽部的表面形成到所述p型半导体层的表面中的至少所述注入区域。

3.根据权利要求1所述的半导体装置的制造方法,其特征在于,还包括:

在所述离子注入工序之后,将第二n型半导体层从所述p型半导体层的表面形成有所述槽部的位置形成到至少所述注入区域的工序;以及

形成与所述第二n型半导体层导通的第二电极的第二电极形成工序。

4.一种半导体装置,其特征在于,包括:

层叠体,在第一n型半导体层层叠p型半导体层而成;

槽部,贯通所述p型半导体层且底部位于所述第一n型半导体层内;

杂质注入区域,在与形成有所述槽部的位置分离的位置,从所述p型半导体层的表面遍及所述p型半导体层的内侧而形成,杂质浓度与所述p型半导体层不同;

p型半导体区域,在位于所述杂质注入区域的下方的所述第一n型半导体层形成;以及

第一电极,隔着绝缘膜形成于所述槽部的表面。

5.根据权利要求4所述的半导体装置,其特征在于,

所述杂质注入区域是被注入n型杂质的区域,

所述半导体装置还包括第二电极,所述第二电极与所述杂质注入区域导通,

所述第一电极隔着所述绝缘膜从所述槽部的表面形成至所述p型半导体层的表面中至少形成有所述杂质注入区域的位置。

6.根据权利要求4所述的半导体装置,其特征在于,还包括:

第二n型半导体层,从所述p型半导体层的表面形成有所述槽部的位置直到至少所述杂质注入区域;以及

第二电极,与所述第二n型半导体层导通。


技术总结
本发明的半导体装置及其制造方法能够抑制在沟槽的侧面部分产生因离子注入引起的损伤。半导体装置的制造方法包括:在第一n型半导体层层叠p型半导体层的层叠工序;在从p型半导体层的表面中的形成有槽部的位置分离的位置离子注入n型杂质或者p型杂质的离子注入工序;通过热处理,形成使被离子注入的杂质活化的注入区域,且使p型半导体层所包含的p型杂质扩散至位于注入区域的下方的第一n型半导体层,从而形成p型杂质扩散区域的热处理工序;贯通p型半导体层形成底部位于第一n型半导体层内的槽部的槽部形成工序;以及在槽部的表面隔着绝缘膜形成第一电极的第一电极形成工序。

技术研发人员:上野幸久;田中成明;西井润弥;冈彻
受保护的技术使用者:丰田合成株式会社
技术研发日:2019.04.23
技术公布日:2019.11.15
当前第2页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1