一种LED外延片及其制作方法和半导体器件与流程

本发明涉及半导体发光技术领域，更为具体地说，涉及一种led(lightemittingdiode，发光二极管)外延片及其制作方法和半导体器件。

背景技术：

近来年，iii-v族氮化物，由于其优异的物理及化学特性(禁带宽度大、击穿电场高、电子饱和迁移率高等)，从而广泛应用于电子、光学领域。其中，以gan基为主要材料的蓝绿光发光二极管，更是在照明、显示、数码方面有着长足的发展。然而随着目前micro/minled的发展，芯片尺寸的不断缩小，不可避免的带来其他问题，比如相同电流注入下，小尺寸芯片带来电流密度的增大，电子泄漏严重等，同时由于采用p型电子阻挡层，也阻碍了空穴的进一步传输，导致效率骤降明显

技术实现要素：

有鉴于此，本发明提供了一种led外延片及其制作方法和半导体器件，有效解决现有技术存在的问题，提高了半导体器件的性能。

为实现上述目的，本发明提供的技术方案如下：

一种led外延片，包括：

第一n型半导体层；

位于所述第一n型半导体层一侧的n型电子阻挡层，所述n型电子阻挡层为预设生长周期的n型alingan/gan层；

位于所述n型电子阻挡层背离所述第一n型半导体层一侧的第二n型半导体层；

位于所述第二n型半导体层背离所述第一n型半导体层一侧的多量子阱有源层；

位于所述多量子阱有源层背离所述第一n型半导体层一侧的p型半导体层；

以及，位于所述p型半导体层背离所述第一n型半导体层一侧的p型接触层。

可选的，所述n型alingan/gan层中al组分固定。

可选的，所述n型alingan/gan层中al组分随着周期增加呈先增大后减小的趋势。

可选的，所述n型alingan/gan层中al组分随着周期增加呈先减小后增大的趋势。

可选的，所述预设生长周期为5-20，包括端点值。

可选的，n型alingan/gan层中alingan层的厚度范围为1nm-3nm，包括端点值。

可选的，n型alingan/gan层中gan层的厚度范围为1nm-3nm，包括端点值。

相应的，本发明还提供了一种半导体器件，所述半导体器件包括上述的led外延片。

可选的，所述半导体器件为led芯片，其中，所述第一n型半导体层朝向所述n型电子阻挡层一侧表面划分有第一区域和第二区域，且所述n型电子阻挡层、第二n型半导体层、多量子阱有源层、p型半导体层和p型接触层均位于所述第一区域处；

所述led芯片还包括：位于所述第一n型半导体层背离所述n型电子阻挡层一侧的衬底；

以及，位于所述p型接触层背离所述衬底一侧的p型电极，及位于所述第一n型半导体层背离所述衬底一侧的第二区域处的n型电极。

可选的，所述led芯片还包括位于所述衬底与所述第一n型半导体层之间的缓冲层。

相应的，本发明还提供了一种led外延片的制作方法，包括：

在基底的生长面上生长第一n型半导体层；

在所述第一n型半导体层背离所述基底一侧生长n型电子阻挡层，所述n型电子阻挡层为预设生长周期的n型alingan/gan层；

在所述n型电子阻挡层背离所述第一n型半导体层一侧生长第二n型半导体层；

在所述第二n型半导体层背离所述第一n型半导体层一侧生长多量子阱有源层；

在所述多量子阱有源层背离所述第一n型半导体层一侧生长p型半导体层；

在所述p型半导体层背离所述第一n型半导体层一侧生长p型接触层。

可选的，任意一周期的所述n型alingan/gan层的生长方法包括：

在900℃-1000℃的条件下，通过al源、in源、ga源、n源和硅烷生长alingan层；

关闭al源和in源，通过ga源、n源和硅烷生长gan层。

相较于现有技术，本发明提供的技术方案至少具有以下优点：

本发明提供了一种led外延片及其制作方法和半导体器件，led外延片包括有第一n型半导体层；位于所述第一n型半导体层一侧的n型电子阻挡层，所述n型电子阻挡层为预设生长周期的n型alingan/gan层；位于所述n型电子阻挡层背离所述第一n型半导体层一侧的第二n型半导体层；位于所述第二n型半导体层背离所述第一n型半导体层一侧的多量子阱有源层；位于所述多量子阱有源层背离所述第一n型半导体层一侧的p型半导体层；以及，位于所述p型半导体层背离所述第一n型半导体层一侧的p型接触层。

由上述内容可知，本发明提供的技术方案，在第一n型半导体层和第二n型半导体层之间嵌入有n型电子阻挡层，且n型电子阻挡层为n型alingan/gan层，由于n型alingan/gan层中alingan和gan晶格失配较小，通过应力调制，减小了量子阱区域的极化电场，进而能够降低效率骤降带来的不利影响，同时还增加了led外延片侧向电流扩展能力，使得半导体器件具有良好的电流扩展能力。以及，本发明通过的led外延片移除了p型电子阻挡层，进而能够增加空穴注入，并缓解了载流子在量子阱中的不均匀分布，使多量子阱有源层发光更加均匀，提高了led外延片的发光效率，且提高了半导体器件的性能。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本申请实施例提供的一种led外延片的结构示意图；

图2为本申请实施例提供的一种led外延片的制作方法的流程图；

图3a-图3f为图2中各步骤相应的结构示意图；

图4为本申请实施例提供的一种led芯片的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

正如背景技术所述，近来年，iii-v族氮化物，由于其优异的物理及化学特性(禁带宽度大、击穿电场高、电子饱和迁移率高等)，从而广泛应用于电子、光学领域。其中，以gan基为主要材料的蓝绿光发光二极管，更是在照明、显示、数码方面有着长足的发展。然而随着目前micro/minled的发展，芯片尺寸的不断缩小，不可避免的带来其他问题，比如相同电流注入下，小尺寸芯片带来电流密度的增大，电子泄漏严重等，同时由于采用p型电子阻挡层，也阻碍了空穴的进一步传输，导致效率骤降明显

基于此，本申请实施例提供了一种led外延片及其制作方法和半导体器件，有效解决现有技术存在的问题，提高了半导体器件的性能。为实现上述目的，本申请实施例提供的技术方案如下，具体结合图1至图4对本申请实施例提供的技术方案进行详细的描述。

参考图1所示，为本申请实施例提供的一种led外延片的结构示意图，其中，led外延片包括：

第一n型半导体层100；

位于所述第一n型半导体层100一侧的n型电子阻挡层200，所述n型电子阻挡层200为预设生长周期的n型alingan/gan层；

位于所述n型电子阻挡层200背离所述第一n型半导体层100一侧的第二n型半导体层300；

位于所述第二n型半导体层300背离所述第一n型半导体层100一侧的多量子阱有源层400；

位于所述多量子阱有源层400背离所述第一n型半导体层100一侧的p型半导体层500；

以及，位于所述p型半导体层500背离所述第一n型半导体层100一侧的p型接触层600。

可以理解的，本申请实施例提供的技术方案，在第一n型半导体层和第二n型半导体层之间嵌入有n型电子阻挡层，且n型电子阻挡层为n型alingan/gan层，由于n型alingan/gan层中alingan和gan晶格失配较小，通过应力调制，减小了量子阱区域的极化电场，进而能够降低效率骤降带来的不利影响，同时还增加了led外延片侧向电流扩展能力，使得半导体器件具有良好的电流扩展能力。以及，本申请实施例通过的led外延片移除了p型电子阻挡层，进而能够增加空穴注入，并缓解了载流子在量子阱中的不均匀分布，使多量子阱有源层发光更加均匀，提高了led外延片的发光效率，且提高了半导体器件的性能。

下面结合制作方法对本申请实施例提供的led外延片进行更详细的描述。结合图2-图3f所示，图2为本申请实施例提供的一种led外延片的制作方法的流程图，图3a-图3f为图2中各步骤相应的结构示意图。需要说明的是，本申请实施例提供的制作方法可以采用的设备为mocvd设备，且以三甲基镓tmga为ga源、以三甲基铝tmal为al源、以三甲基铟tmin为in源、以氨气nh3为n源、以n2和h2为载气、n型掺杂源为硅烷sih4和p型掺杂源为二茂镁cp2mg来制作led外延片。其中，led外延片的制作方法包括：

s1、在基底的生长面上生长第一n型半导体层。

进一步的，在基底上生长第一n型半导体层前，可以先生长缓冲层。其中，缓冲层可以为gan缓冲层，且第一n型半导体层可以为第一n型gan层。如图3a所示，对应步骤s1，将基底放入mocvd设备的反应室中，控制反应室内工艺温度达到1100℃左右通入高纯氢气h化5min-10min(包括端点值，具体可以为6min、8min、9min等)，而后降温至900℃-1100℃(包括端点值，具体可以为950℃、1000℃、1050℃等)在反应室内通入ga源和n源生长在基底的生长面上生长20nm-50nm(包括端点值，具体可以为30nm、40nm、45nm等)厚度的未掺杂gan缓冲层(未示出)。

而后，继续在反应室中通入ga源、n源和硅烷，生长2μm-4μm(包括端点值，具体可以为2.5μm、3μm、3.5μm等)厚度的si掺杂的第一n型gan层100作为电流扩展层，其掺杂浓度可以为1-10x10¹⁸cm^-3。

s2、在所述第一n型半导体层背离所述基底一侧生长n型电子阻挡层，所述n型电子阻挡层为预设生长周期的n型alingan/gan层。

如图3b所示，对应步骤s2，位于第一n型半导体层100上生长n型电子阻挡层200。其中，本申请实施例提供的任意一周期的所述n型alingan/gan层的生长方法包括：

生长完毕第一n型半导体层后，将反应室内温度降低，在900℃-1000℃的条件下，在反应室内通入al源、in源、ga源、n源和硅烷，进而通过al源、in源、ga源、n源和硅烷生长alingan层；

而后关闭al源和in源，在反应室内通入ga源、n源和硅烷，通过ga源、n源和硅烷生长gan层，通过上述生长方法生长预设生长周期的n型alxinyga1-x-yn/gan层(0＜x＜1，0＜y＜1)。

在本申请一实施例中，本申请提供的所述预设生长周期为5-20，包括端点值，具体生长周期可以为6、8、10、13、15、18等，对此本申请不作具体限制。

以及，本申请实施例提供的n型alingan/gan层中alingan层的厚度范围为1nm-3nm，包括端点值，具体可以为1.5nm、2nm、2.5nm等。及，n型alingan/gan层中gan层的厚度范围为1nm-3nm，包括端点值，具体可以为1.5nm、2nm、2.5nm等。

在本申请一实施例中，本申请提供的所述n型alingan/gan层中al组分固定。

或者，本申请实施例提供的所述n型alingan/gan层中al组分随着周期增加呈先增大后减小的趋势，即随着生长周期增加al组分达到某一优值后，再次随着生长周期的增加减小。

或者，本申请实施例提供的所述n型alingan/gan层中al组分随着周期增加呈先减小后增大的趋势。

需要说明的是，本申请实施例提供的n型alingan/gan层中al组分增大和减小趋势可以为渐变的，对此本申请不作具体限制。以及，本申请实施例对于n型alingan/gan层中al组分的具体数值不做限定，对此需要根据实际应用进行具体设计。

s3、在所述n型电子阻挡层背离所述第一n型半导体层一侧生长第二n型半导体层。

如图3c所示，对应步骤s3，在n型电子阻挡层200上生长第二n型半导体层300，第二n型半导体层300可以为第二n型gan层。具体在生长完毕n型电子阻挡层后，在反应室中通入ga源、n源和硅烷，生长0.2μm-1μm(包括端点值，具体可以为0.5μm、0.8μm、0.9μm等)厚度的si掺杂的第二n型gan层。

s4、在所述第二n型半导体层背离所述第一n型半导体层一侧生长多量子阱有源层。

如图3d所示，对应步骤s4，在第二n型半导体层300上生长多量子阱有源层400。具体的，在反应室内通入in源、ga源、n源和硅烷生长10nm-12nm(包括端点值，具体可以为10.5nm、11nm、11.5nm等)厚度的inxga1-xn(0＜x＜1)量子垒层，其掺杂浓度为1-5x10¹⁸cm^-3；而后在量子垒层上生长3nm-5nm(包括端点值，具体可以为3.5nm、4nm、4.5nm等)厚度的inyga1-yn(0＜y＜1，且量子阱层in组分比量子垒层in组分高0.05-0.1，包括端点值)量子阱层；重复上述步骤，生长4-10生长周期的多量子阱有源层，生长工艺温度为700℃-800℃，包括端点值，具体可以为720℃、750℃、780℃等。

s5、在所述多量子阱有源层背离所述第一n型半导体层一侧生长p型半导体层。

如图3e所示，对应步骤s5，在多量子阱有源层400上生长p型半导体层500，p型半导体层500可以为低温p型gan帽层。具体的，生长完毕多量子阱有源层后，降低温度至700℃-800℃(包括端点值，具体可以为720℃、750℃、180℃等)，生长30nm-100nm(包括端点值，具体可以为50nm、70nm、90nm等)厚度的低温p型gan帽层，其掺杂浓度为1-10x10¹⁹cm^-3，进而能够维持量子阱层的晶体质量，避免后续高温生长对量子阱层组分、结构造成损坏。

s6、在所述p型半导体层背离所述第一n型半导体层一侧生长p型接触层。

如图3f所示，对应步骤s6，在p型半导体层500上生长p型接触层600，p型接触层600可以为p型gan层。具体的，在p型半导体层上生长100nm-200nm(包括端点值，具体可以为130nm、150nm、180nm等)厚度的p型gan层作为接触层，其掺杂浓度为1-10x10¹⁹cm^-3，且在n2环境及800℃-900℃(包括端点值，具体可以为830℃、850℃、880℃等)下退火20min-30min(包括端点值，具体可以为23min、25min、28min等)。

在本申请一实施例中，上述反应生长过程的压力可以为200torr-500torr(包括端点值，具体可以为300torr、400torr、450torr等)。

相应的，本申请实施例还提供了一种半导体器件，所述半导体器件包括上述任意一实施例提供的led外延片。

在本申请一实施例中，本申请提供的所述半导体器件可以为led芯片或其他类型器件，对此本申请不作具体限制。在本申请实施例提供的所述半导体器件为led芯片时，led芯片包括上述任意一实施例提供的led芯片，且所述第一n型半导体层朝向所述n型电子阻挡层一侧表面划分有第一区域和第二区域，且所述n型电子阻挡层、第二n型半导体层、多量子阱有源层、p型半导体层和p型接触层均位于所述第一区域处；

所述led芯片还包括：位于所述第一n型半导体层背离所述n型电子阻挡层一侧的衬底；

以及，位于所述p型接触层背离所述衬底一侧的p型电极，及位于所述第一n型半导体层背离所述衬底一侧的第二区域处的n型电极。

需要说明的是，本申请对于第一区域和第二区域具体形状不做限定，对此需要根据半导体器件类型及各项参数具体设计。

具体结合图4对本申请实施例提供的led芯片结构进行描述。图4为本申请实施例提供的一种led芯片的结构示意图，其中，本申请实施例提供的led芯片包括：

衬底110，其中，衬底110可以为c面蓝宝石衬底，对此本申请不作具体限制；

位于所述衬底110生长面一侧的第一n型半导体层100，第一n型半导体层100背离衬底110一侧表面划分有第一区域101和第二区域102；

位于所述第一n型半导体层100一侧的第一区域101处的n型电子阻挡层200，所述n型电子阻挡层200为预设生长周期的n型alingan/gan层；

位于所述n型电子阻挡层200背离所述第一n型半导体层100一侧的第二n型半导体层300；

位于所述第二n型半导体层300背离所述第一n型半导体层100一侧的多量子阱有源层400；

位于所述多量子阱有源层400背离所述第一n型半导体层100一侧的p型半导体层500；

位于所述p型半导体层500背离所述第一n型半导体层100一侧的p型接触层600；

以及，位于所述p型接触层600背离所述衬底110一侧的p型电极700，及位于所述第一n型半导体层100背离所述衬底110一侧的第二区域102处的n型电极800。

进一步的，本申请实施例提供的所述led芯片还包括位于所述衬底110与所述第一n型半导体层100之间的缓冲层120，其中，本申请实施例提供的缓冲层120可以为未掺杂的gan层，其与上述实施例中基底与第一n型半导体层之间缓冲层相同，对此本申请不做多余赘述。

本申请实施例提供了一种led外延片及其制作方法和半导体器件，led外延片包括有第一n型半导体层；位于所述第一n型半导体层一侧的n型电子阻挡层，所述n型电子阻挡层为预设生长周期的n型alingan/gan层；位于所述n型电子阻挡层背离所述第一n型半导体层一侧的第二n型半导体层；位于所述第二n型半导体层背离所述第一n型半导体层一侧的多量子阱有源层；位于所述多量子阱有源层背离所述第一n型半导体层一侧的p型半导体层；以及，位于所述p型半导体层背离所述第一n型半导体层一侧的p型接触层。

由上述内容可知，本申请实施例提供的技术方案，在第一n型半导体层和第二n型半导体层之间嵌入有n型电子阻挡层，且n型电子阻挡层为n型alingan/gan层，由于n型alingan/gan层中alingan和gan晶格失配较小，通过应力调制，减小了量子阱区域的极化电场，进而能够降低效率骤降带来的不利影响，同时还增加了led外延片侧向电流扩展能力，使得半导体器件具有良好的电流扩展能力。以及，本申请实施例通过的led外延片移除了p型电子阻挡层，进而能够增加空穴注入，并缓解了载流子在量子阱中的不均匀分布，使多量子阱有源层发光更加均匀，提高了led外延片的发光效率，且提高了半导体器件的性能。并且，本申请实施例提供的led外延片更加适用于micro/minled等小尺寸半导体芯片。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖性、创造性相一致的最宽的范围。