一种半导体器件结构及其制造方法与流程

本发明涉及于功率半导体器件终端，特别是新型的超短功率器件以及其制作方法。

背景技术：

随着过去几十年的发展，基于硅(si)材料的功率器件其性能逐渐达到硅极限，新的器件结构和先进的工艺制程已难以进一步提升器件性能，碳化硅(sic)材料因其具有禁带宽度宽(3.2ev)，临界击穿电场高(2.8mv/cm),散热能力强等特点，被视为第三代半导体材料，非常实用于功率器件的制造，特别是在高压领域。

在功率器件设计过程中，漂移区的浓度和厚度会根据击穿电压值(bv)决定，由于碳化硅材料的临界击穿电场相对硅材料高出接近10倍，所以在相同的击穿电压下，所需的漂移区厚度更薄，浓度更高，因此导通电阻更小，在理想情况下，漂移区导通电阻可由公式(1)获得：

ron-ideal＝4bv²/(εs·μ·ec³)(1)

其中，εs是半导体的介电常数，μ是载流子迁移率，ec是临界击穿电场。但是，在实际情况下，漂移区电阻会比公式(1)中给出的值大，这是因为在器件的边缘部分存在柱面结和球面结，这会导致电场集中，器件发生提前击穿，因此相对理想情况下，所需的漂移区厚度更厚，浓度更高。为了提高击穿电压，通常的做法是在器件的边缘设计终端结构，常见的终端结构包括场限环，结终端(jte)等。

在场限环终端结构中，场限环的间距，宽度以及深度都会影响击穿电压。在碳化硅器件中使用此终端结构时，要求场限环的间距很小，因为相对同等电压的硅器件来说，碳化硅器件的漂移区浓度大，对于1200伏器件来讲，环间距大概在1微米左右，而且击穿电压值对环间距很敏感，稍微偏离设计值，则击穿电压降低幅度较大，这大大增加了工艺制造难度以及产品良率。另外，由于在碳化硅材料中，杂质的扩散系数小，只能通过离子注入的方式形成pn结，结深通常较小，表面电场大，对表面电荷，特别是表面正电荷敏感，这会降低器件的可靠性。而且，为了尽量提高终端效率(实际击穿电压与理想击穿电压的比值)，所需的终端较长，这增加了器件的成本。

在结终端(jte)结构中，当对器件施加反向电压时，结终端区逐渐耗尽，结终端区在耗尽后会承受反向电压，这点与场限环终端不同，因为场限环的浓度大，耗尽线往场限环内部扩展很少，场限环自身几乎不分担电压，电压是靠环与环之间的漂移区承受。因此，结终端结构相对场限环结构，可以缩短终端长度。但是，此结构对结终端区的有效杂质浓度很敏感，而有效杂质浓度与离子注入后激活工艺息息相关，在实际工艺过程中，难以实现对激活率的准确控制，因此击穿电压难以达到预计值。

一些降低击穿电压对结终端区有效掺杂浓度敏感度的方法是采用多个结终端区的方法，通常情况下下，这些结终端区的浓度越靠近主结越高，但是，对于这种采用多区的结终端结构，传统的制造方法是采用多次离子注入，这增加了制造成本。还有一些方法是采用场限环和结终端相结合的方法，但是这些方法通常增加了工艺难度，增大了终端长度。因此开发一种工艺难度小，终端长度短，终端效率高的新型终端对于降低碳化硅高压器件的成本以及促进其在市场中的普及非常必要。

技术实现要素：

根据上述现有技术的碳化硅功率器件的终端结构中所存在的问题，需要提供创新的终端结构，在不增加工艺难度的基础上，降低终端长度，提高终端效率。

本发明的第一个目的在于提供一种半导体器件结构，所述的半导体器件包括有：

位于器件底部的阴极电极，

位于所述的阴极电极之上的第一导电类型的半导体衬底，

位于第一导电类型的半导体衬底上方的第一导电类型的漂移区，

位于第一导电类型的漂移区上方的第二导电类型的阳极区、第二导电类型的结终端区和电场截止结构，其中第二导电类型的阳极区上方连接有阳极金属电极，第二导电类型的结终端区和电场截止结构上方连接有层间介质层；第二导电类型的结终端区环绕所述的第二导电类型的阳极区并相接；电场截止结构靠近半导体器件的边缘；

在结终端区和器件边缘之间有一个及以上的填充有介质层的用于提高击穿电压和终端效率的沟槽，其中靠近结终端的沟槽的一个侧壁与结终端区毗邻，所述沟槽内的下方设有第二导电类型的埋层。

优选的，所述的沟槽宽度不小于2微米且不大于漂移区厚度的两倍，沟槽的深度不小于结终端区的深度且不大于漂移区的厚度，达到提高击穿电压和终端效率的技术效果。

当所述沟槽的数量为一个时，沟槽宽度不小于2微米，沟槽的深度为4.5微米到6微米。

当所述沟槽的数量为2个及以上时，沟槽的深度为4.5微米到6微米，相邻沟槽之间的间距不小于2微米且不大于沟槽宽度的两倍，相邻沟槽之间具有第二导电类型的浮空层。

比如数量为2时，沟槽之间的间距不小于2μm，沟槽的深度为4.5-5.5μm，其中沟槽1的宽度不小于4μm，沟槽2的宽度不小于4微米。

比如数量为3时，沟槽之间的间距不小于2μm，沟槽的深度为4.5-5.5μm，其中沟槽1的宽度不小于5μm，沟槽2的宽度不小于4微米，沟槽3的宽度不小于1微米。

其中靠近中心的为沟槽1，离中心最远的为沟槽3。

沟槽数量越多终端就越长，太多对进一步提升器件耐压效果减弱。一般来说沟槽数目为2个或者3个比较合适，以上情况是针对1200v器件而言，如果对电压等级更高的器件来说，沟槽数目大于3个也有可能是合理的。

优选的，所述的结终端区宽度不小于3微米，峰值浓度在5e16cm-3到5e17cm-3之间。

优选的，其特征在于，所述的结终端区的结深在0.5-8微米。

更进一步的，所述的埋层的厚度为0.5-8微米，峰值浓度为5e16-5e17cm-3。

优选的，所述沟槽中介质层填充的介质材料为二氧化硅，或者是聚酰亚胺(polyimide)，苯并环丁烯(benzocyclobutene)。

优选的，电场截止结构为场截止环、场截止场板或者场截止沟槽。

本发明的第二个目的在于提供一种半导体器件结构的制造方法，所述的制造方法包括如下的步骤：

第一，在第一导电类型的碳化硅基底层的上方外延生长第一导电类型的漂移区；

第二，在第一导电类型的漂移区上表面通过高温离子注入形成第二导电类型的阳极区，一种常用的p型注入的离子为铝；

第三，在第一导电类型的漂移区上表面制造具有截止电场作用的结构，该具有截止电场作用的结构可以是截止环、场截止场板或者场截止沟槽，常用的n型注入的离子为氮；

第四，在第一导电类型的漂移区上表面形成沟槽，沟槽可以是1个，也可以是2个以上；形成的方法可以是干法刻蚀；

第五，再次通过高温离子注入形成第二导电类型的结终端区和第二导电类型的埋层，去除所述的第一导电类型的漂移区的上表面的二氧化硅掩蔽层，在高温(>1600℃)和氩气氛围下退火，以激活杂质和修复晶格损伤；

当步骤四中的沟槽数量为2个及以上时，在该步骤中高温离子注入形成第二导电类型的结终端区和第二导电类型的埋层的同时，一起形成第二导电类型的浮空层；

所述的第二导电类型的结终端区，第二导电类型的埋层以及沟槽之间的第二导电类型的浮空层具有相同的参数，包括浓度，结深等，因此，可以同时通过离子注入得到，一般来说，三者的掺杂浓度在1.3e17cm^-3～3e17cm^-3。

第六，通过化学气相沉积的方式填充沟槽，并用化学机械研磨的方法去除沟槽以外的介质层；

第七，在漂移区上表面通过热氧化、化学气相沉积的方式形成层间介质层；

第八，在所述半导体的正面和背面通过金属溅射的方法淀积阳极和阴极金属，并通过快速热退火形成阳极金属电极和阴极电极。

当器件被施加反向电压时，结终端区会被逐渐耗尽，并承受部分反向电压，缓解主结拐角处的电场集中。随着反向电压的增大，主结的耗尽区会和沟槽下方的埋层的耗尽区以及浮空层结合，促进耗尽区继续向右边扩展，一方面缓解了因曲率而产生的电场集中，另一方面埋层会部分耗尽，承受部分耐压，从而缓解了在结终端区与沟槽交界面处的电场集中，此外，得益于埋层和浮空层的辅助耗尽，即使结终端区的浓度高于最优化浓度，击穿电压的减小幅度也被大大降低，也就是说此结构能降低对结终端区有效浓度的敏感性，减小工艺难度，提高产品良率。

本发明的有益效果在于：提供的碳化硅新型终端结构相对于传统的碳化硅场限环和结型终端结构而言，可以在缩短终端长度的同时，提高击穿电压和终端效率。

附图说明

图1为根据本发明的第一实施例的新型单沟槽型结终端的横切面示意图。

图2为根据本发明的第二实施例的新型双沟槽型结终端的横切面示意图。

图3至图10为根据本发明的第一实施例的主要制造步骤的横切面示意图。

图11至图14为根据本发明的第二实施例的主要制造步骤的横切面示意图。

具体实施方式

本发明提供一种新型的沟槽型结终端结构以及其制造方法，并有以下具体实施例。

需指出的是，本文件中所述的对应位置词如“上”、“下”、“左”、“右”、“前”、“后”是对应于参考图示的相对位置，具体实施中并不限制固定方向。下文中实施例皆是以pin二极管器件作举例。在以下实施例的说明中，场效应管的半导体衬底被认为由碳化硅(sic)材料构成。但是，该衬底亦可由其他任何适合该器件制造的材料构成，如硅(si)，锗(ge)等。此外，以下实施例将采用pin二极管器件予以说明，但需要指出的是本发明同样适用于肖特基二极管，金属场效应晶体管(mosfet)，绝缘栅场效应晶体管(igbt)等功率器件，以下实施例均以n型掺杂的场截止环为例。

实施例1

该器件底部是阴极电极(301)，阴极电极上方是n+型碳化硅衬底层(302)和n型碳化硅漂移区(303)；在n型漂移区的上表面有p型阳极区(304)，p型结终端区(305)环绕p型阳极区(304)并与其相接，在p型结终端区(305)末端有一填充介质层的沟槽(306)，沟槽下方有p型埋层(307)，在器件的边缘具有n型截止环(308)，在p型阳极区(304)上方是阳极金属电极(309)，在阳极电极周围的终端区上方是层间介质层(310)。

上述器件中沟槽的宽度和深度需要优化设计，沟槽宽度不能太窄，否则会导致p型结终端区(305)与沟槽(306)界面处的电场集中，为了尽量提高击穿电压，沟槽宽度应不小于2微米但不大于漂移区厚度的两倍。沟槽的深度应不小于结终端区的深度但不大于漂移区的厚度，沟槽太深则不能有效分担p型结终端区(305)拐角(即与沟槽界面)处的电场，同时，沟槽太浅会导致p型埋层(307)的拐角处发生击穿。对于1200v的碳化硅器件，沟槽的深度控制在4.5微米到6微米比较合适，由于碳化硅沟槽刻蚀的速率相对硅材料中慢了很多，所以对沟槽深度的控制相对容易。上述器件中p型结终端(305)的长度和浓度也需要做优化，若长度太短或者浓度太低，则p型阳极区(304)拐角处的电场太高，器件发生提前击穿，击穿电压低。p型结终端(305)的长度应不小于3微米。另外，如果p型结终端(305)的浓度太高，则在其拐角处电场高，击穿电压低，因此峰值浓度应控制在5e16cm^-3到5e17cm^-3之间。

此外，本发明亦提供第一实施例的器件的制造方法，如图3-图10所示：

首先，如图3所示，在n+型碳化硅基底层(302)的上方外延生长n型碳化硅漂移区(303)。

然后，如图4所示，在漂移区上表面通过高温离子注入形成p型阳极区(304)。

接着，如图5所示，在漂移区上表面通过高温离子注入形成n型截止环(308)。

随后，如图6所示，利用干法刻蚀，在漂移区上表面形成沟槽(306)。

之后，如图7所示，再次通过高温离子注入形成p型结终端区(305)和p型埋层(307)，去除所述n型漂移区(303)的上表面的二氧化硅掩蔽层，在高温(>1600℃)和氩气(ar)氛围下退火，以激活杂质和修复晶格损伤。

下一步，如图8所示，通过化学气相沉积的方式填充沟槽(306)，并用化学机械研磨的方法去除沟槽以外的介质层；

再接着，如图9所示，在漂移区上表面通过热氧化、化学气相沉积的方式形成层间介质层(310)；

最后，如图10所示，在所述半导体的正面和背面通过金属溅射的方法淀积阳极和阴极金属，并通过快速热退火形成阳极(309)和阴极(301)电极。

实施例2

图2是根据本发明第二实施例的器件的横切面图意示。相比于图1中所示的第一实施例中的器件结构，第二实施例中的器件结构的一大不同之处在于采用了双沟槽结构，在两个沟槽下方均有p型埋层，另外，在两个沟槽之间还有一个p型浮空层。采用双沟槽结构可以进一步降低器件的击穿电压对p型结终端区，p型埋层以及p型浮空层的浓度敏感性，同时，还可以进一步提高击穿电压和终端效率。图2中所示的第二实施例的器件的具体说明如下：

该器件底部是阴极电极(401)，阴极电极上方是n+型碳化硅衬底层(402)和n型碳化硅漂移区(403)，在n型漂移区的上表面有p型阳极区(404)，p型结终端区(405)环绕p型阳极区(404)并与其相接，在p型结终端区(405)末端有填充介质层的沟槽(406)，另外一个沟槽与前一个沟槽有一定的间距，两个沟槽下方均有p型埋层(407)，在两个沟槽之间具有p型浮空层(408)，在器件的边缘具有n型截止环(409)，在p型阳极区(404)上方是阳极金属电极(410)，在阳极电极周围的终端区上方是层间介质层(411)。

该器件的主要工作原理与第一实施例中的器件一致，在此不再赘述。对于第二实施例中的沟槽宽度应不小于2微米但不大于漂移区厚度的两倍，沟槽深度应不小于结终端区的深度但不大于漂移区的厚度，对于1200v碳化硅器件，沟槽深度应在4.5微米到6微米之间，p型结终端区(405)，p型埋层(407)和p型浮空层(408)是同时通过离子注入得到的，其峰值浓度应控制在5e16cm^-3到5e17cm^-3之间，p型结终端区(405)的长度应不小于3微米，对于1200v碳化硅器件，p型结终端区(405)的深度应在0.5–1.5微米范围内，对于硅器件来讲，其深度应在1.5–8微米范围内，两个沟槽之间的间距应不小于2微米且不大于沟槽宽度的两倍。终端长度(不包括截止环宽度以及截止环到沟槽之间的间距)小于20微米，大概仅为传统场限环和结终端长度的四分之一，而且，终端效率可接近100％。

实施例3

此外，本发明亦提供第二实施例的器件的制造方法，如图11-图14所示：

首先，如图11所示，在n+型碳化硅基底层(402)的上方外延生长n型碳化硅漂移区(403)。然后，在n型漂移区上方通过离子注入的方式形成p型阳极区(404)，和n型截止环(409)。

然后，如图12所示，利用干法刻蚀在碳化硅漂移区的上表面通过干法刻蚀形成沟槽(406)。通过离子注入同时形成p型结终端区(405)，p型埋层(407)和p型浮空层(408)。注入完成后在不低于1600度温度条件下进行退火以激活杂质和修复晶格损伤。

接下来，如图13所示，通过化学气相沉积的方式填充沟槽(406)，并用化学机械研磨的方法去除沟槽以外的介质层。随后，在漂移区上表面通过热氧化、化学气相沉积的方式形成层间介质层(411)；

最后，如图14所示，在所述半导体的正面和背面通过金属溅射的方法淀积阳极和阴极金属，并通过快速热退火形成阳极(410)和阴极(401)电极。