1.一种位线结构，其特征在于，包括：
基底；
位于所述基底上的多条位线，其中，所述位线包括自所述基底起依次叠加设置的接触层和导线层，所述接触层在所述基底上的垂直投影位于所述导线层在所述基底上的垂直投影内，且所述接触层的在横截面的宽度小于所述导线层的在横截面的宽度。
2.根据权利要求1所述的位线结构，其特征在于，所述位线结构还包括：包裹所述接触层侧面的辅助层。
3.根据权利要求2所述的位线结构，其特征在于，所述辅助层为氧化层。
4.根据权利要求3所述的位线结构，其特征在于，所述氧化层的材质为sio2。
5.根据权利要求2所述的位线结构，其特征在于，所述辅助层与所述接触层在横截面的总宽度较所述导线层的在横截面的宽度的比例范围为0.9-1.1。
6.根据权利要求1所述的位线结构，其特征在于，所述导线层包括自所述接触层起依次叠加的第一位线导电子层、第二位线导电子层和位线盖膜子层。
7.一种半导体存储器，其特征在于，包括：
衬底，所述衬底包括有器件隔离层限定的多个有源区；
位于所述衬底具有器件隔离层一侧上的绝缘层，所述绝缘层上形成有多个位线接触槽，所述位线接触槽裸露所述有源区；
形成于所述绝缘层背离所述衬底一侧表面的多条第一位线，及形成于所述位线接触槽内的第二位线，其中，所述第一位线和所述第二位线均包括自所述衬底一侧起依次叠加设置的接触层和导线层，所述接触层在所述衬底上的垂直投影位于所述导线层在所述衬底上的垂直投影内，且所述接触层的在横截面的宽度小于所述导线层的在横截面的宽度。
8.根据权利要求7所述的半导体存储器，其特征在于，所述半导体存储器还包括：包裹所述接触层侧面的辅助层。
9.根据权利要求8所述的半导体存储器，其特征在于，所述辅助层为氧化层。
10.根据权利要求9所述的半导体存储器，其特征在于，所述氧化层的材质为sio2。
11.根据权利要求8所述的半导体存储器，其特征在于，所述辅助层与所述接触层在横截面的总宽度较所述导线层的在横截面的宽度的比例范围为0.9-1.1。
12.根据权利要求7所述的半导体存储器，其特征在于，所述导线层包括自所述接触层起依次叠加的第一位线导电子层、第二位线导电子层和位线盖膜子层。
13.根据权利要求7所述的半导体存储器，其特征在于，所述第二位线的接触层背离所述衬底一侧的顶面高于所述绝缘层背离所述衬底一侧表面。
14.根据权利要求7所述的半导体存储器，其特征在于，所述第二位线的接触层背离所述衬底一侧的顶面与所述第一位线的接触层背离所述衬底一侧的顶面齐平。
15.根据权利要求7所述的半导体存储器，其特征在于，所述第一位线的导线层背离所述衬底一侧的顶面与所述第二位线的导线层背离所述衬底一侧的顶面齐平。