一种三维存储器件及其制造方法与流程

[0001]
本发明总体上涉及半导体领域，具体的，涉及一种三维存储器件及其制造方法。


背景技术：

[0002]
3d nand以其小体积、大容量为出发点，将存储单元采用三维模式层层堆叠的高度集成作为设计理念，生产出高单位面积存储密度、高效存储单元性能的存储器，已经成为新兴存储器设计和生产的主流设计。
[0003]
在目前的3d nand结构中，是通过将存储器单元三维地布置在衬底之上来提高集成密度，其中栅极分为下层选择栅极、中层控制栅极以及顶层选择栅极(top select gate,tsg)三部分。通常在指存储区的中部设置有顶部选择栅切线(top select gate cut,tsg cut)，以将指存储区的tsg分隔成两部分，并且tsg cut通常由氧化物材料形成，并且采用原子层沉积工艺(atomic layer deposition,ald)制备。通常都是先形成顶部选择栅切线，再形成贯穿所述顶部选择栅切线的沟道孔(channel hole,ch)。
[0004]
随着堆叠层数的增加，ch的刻蚀难度也是越来越大，而ch的刻蚀受堆叠层的材质影响较大，对于在tsg cut区域的ch，由于上下材质不同会导致ch的圆度较差，而且在后续进行底部刻蚀以实现沟道层与外延层的电连接时，会对下层沟道孔的顶部造成缺陷，使存储结构失效。


技术实现要素：

[0005]
本发明提供一种三维存储器件及其制造方法，旨在提升沟道孔刻蚀的均一性，进而可以防止字线漏电。
[0006]
一方面，本发明提供一种三维存储器件的制造方法，包括：
[0007]
提供衬底，所述衬底上形成有层间绝缘层和层间牺牲层交替层叠的堆栈；
[0008]
在垂直于所述衬底的第一纵向形成贯穿所述堆栈的存储沟道孔，及沿平行于所述衬底的第一横向排列的虚拟沟道孔；
[0009]
在所述堆栈中沿所述第一横向形成顶部选择栅切槽，所述顶部选择栅切槽与所述虚拟沟道孔连通，所述顶部选择栅切槽的底表面在平行于所述衬底且垂直于所述第一横向的第二横向上的宽度，大于所述虚拟沟道孔的顶表面直径。
[0010]
进一步优选的，形成所述顶部选择栅切槽的步骤之后，还包括：
[0011]
在所述虚拟沟道孔和顶部选择栅切槽的内表面，以及存储沟道孔的内表面依次形成存储层和沟道层；
[0012]
在所述虚拟沟道孔和顶部选择栅切槽中填充遮挡物；
[0013]
对所述存储沟道孔底部的所述存储层和沟道层进行刻蚀，以形成底部通孔。
[0014]
进一步优选的，形成所述底部通孔的步骤之后，还包括；
[0015]
去除所述遮挡物；
[0016]
在所述虚拟沟道孔和顶部选择栅切槽，以及所述存储沟道孔中填充绝缘层。
[0017]
进一步优选的，所述堆栈包括顶部选择管层，形成所述顶部选择栅切槽的步骤包括：
[0018]
在所述堆栈上形成硬掩膜层和位于所述硬掩膜层上的光刻胶层；
[0019]
利用掩模版对所述光刻胶层进行光刻，以形成位于所述虚拟沟道孔上方的第一开口，所述第一开口在所述第一横向延伸；
[0020]
基于所述第一开口对所述硬掩膜层进行刻蚀，以形成第二开口；
[0021]
基于所述第二开口对所述顶部选择管层进行刻蚀，以形成与所述虚拟沟道孔连通的顶部选择栅切槽，所述顶部选择栅切槽在所述第一横向延伸；
[0022]
去除所述硬掩膜层。
[0023]
进一步优选的，还包括：在所述硬掩膜层和光刻胶层之间形成抗反射层。
[0024]
进一步优选的，所述堆栈包括第一子堆栈和位于所述第一子堆栈上的第二子堆栈，形成所述存储沟道孔和虚拟沟道孔的步骤包括：
[0025]
形成贯穿所述第一子堆栈的下层沟道孔；
[0026]
形成贯穿所述第二子堆栈且与所述下层沟道孔连通的上层沟道孔，所述存储沟道孔和虚拟沟道孔分别包括相互连通的所述上层沟道孔和下层沟道孔。
[0027]
进一步优选的，形成所述上层沟道孔的步骤之前，还包括：在所述下层沟道孔中填充第一牺牲层。
[0028]
进一步优选的，形成所述顶部选择栅切槽的步骤之前，还包括：在所述上层沟道孔的侧壁和所述第一牺牲层的表面，形成第二牺牲层。
[0029]
进一步优选的，形成所述顶部选择栅切槽的步骤之后，还包括：去除所述第一牺牲层和第二牺牲层。
[0030]
进一步优选的，形成所述存储沟道孔和虚拟沟道孔的步骤之后，还包括：在所述存储沟道孔和虚拟沟道孔的下方形成外延层。
[0031]
进一步优选的，形成所述底部通孔的步骤之后，还包括：在所述底部通孔内形成连接所述沟道层和外延层的导体层。
[0032]
进一步优选的，形成所述遮挡物的步骤之后，还包括：对所述遮挡物进行平坦化处理。
[0033]
进一步优选的，形成所述遮挡物的步骤，包括：
[0034]
在所述存储沟道孔和虚拟沟道孔内填充光刻胶层；
[0035]
利用光刻工艺去除位于所述存储沟道孔内的光刻胶层，所述虚拟沟道孔内的光刻胶层作为所述遮挡物。
[0036]
另一方面，本发明提供一种三维存储器件，包括：
[0037]
衬底，及位于所述衬底上由层间绝缘层和层间栅极层交替层叠的堆栈；
[0038]
在垂直于所述衬底的第一纵向贯穿所述堆栈的存储沟道孔，及沿平行于所述衬底的第一横向排列的虚拟沟道孔；
[0039]
位于所述堆栈中沿所述第一横向延伸的顶部选择栅切槽，所述顶部选择栅切槽与所述虚拟沟道孔连通，所述顶部选择栅切槽的底表面在平行于所述衬底且垂直于所述第一横向的第二横向上的宽度，大于所述虚拟沟道孔的顶表面直径。
[0040]
进一步优选的，还包括：
[0041]
位于所述虚拟沟道孔和顶部选择栅切槽的内表面的存储层，以及位于所述存储层表面的沟道层；
[0042]
位于所述存储沟道孔的内侧壁的所述存储层，以及位于所述存储层表面的所述沟道层，所述存储层和沟道层在所述存储沟道孔的底部形成有底部通孔。
[0043]
进一步优选的，还包括位于所述虚拟沟道孔和存储沟道孔下方的外延层。
[0044]
进一步优选的，还包括位于所述存储沟道孔的底部通孔内的导体层，所述导体层连接所述沟道层和外延层。
[0045]
进一步优选的，还包括填充在所述虚拟沟道孔和顶部选择栅切槽，以及所述存储沟道孔中的绝缘层。
[0046]
进一步优选的，所述堆栈包括第一子堆栈和位于所述第一子堆栈上的第二子堆栈，所述存储沟道孔和虚拟沟道孔分别包括贯穿所述第一子堆栈的下层沟道孔，及贯穿所述第二子堆栈且与所述下层沟道孔连通的上层沟道孔。
[0047]
本发明的有益效果：本发明提供的三维存储器件及其制造方法，先形成贯穿堆栈的存储沟道孔，及沿平行于所述衬底的第一横向排列的虚拟沟道孔，再在所述堆栈中沿所述第一横向形成顶部选择栅切槽，所述顶部选择栅切槽与所述虚拟沟道孔连通，且所述顶部选择栅切槽的底表面在平行于所述衬底且垂直于所述第一横向的第二横向上的宽度，大于所述虚拟沟道孔的顶表面直径。最后再填充绝缘层可以形成顶部选择栅切线，这样可以避免顶部选择栅切线对沟道孔刻蚀的影响，可以提升沟道孔的均一性，进而可以避免字线漏电。
附图说明
[0048]
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
[0049]
图1是本发明第一实施例提供的三维存储器件的制造方法的流程示意图；
[0050]
图2a-2b是本发明第一实施例提供的三维存储器件在制造方法中的剖面结构示意图；
[0051]
图3是本发明实施例提供的三维存储器件的俯视结构示意图；
[0052]
图4是本发明第二实施例提供的三维存储器件的制造方法的流程示意图；
[0053]
图5a-5n是本发明第二实施例提供的三维存储器件在制造方法中的剖面结构示意图；
[0054]
图6是本发明是第三实施例提供的三维存储器件的结构示意图。
具体实施方式
[0055]
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0056]
应当理解，虽然这里可使用术语第一、第二等描述各种组件，但这些组件不应受限于这些术语。这些术语用于使一个组件区别于另一个组件。例如，第一组件可以称为第二组
deposition,cvd)、原子层沉积(atom layer deposition,ald)，物理气相沉积(physical vapor deposition,pvd)如热氧化、蒸发或溅射等各种方法。
[0070]
步骤s200：在垂直于所述衬底10的第一纵向(z)形成贯穿所述堆栈20的存储沟道孔30，及沿平行于所述衬底10的第一横向(x)排列的虚拟沟道孔40。
[0071]
在本实施例中，通过干法刻蚀可以形成延伸到衬底10的通孔，然后在通孔的底部形成外延层11，外延层11上方的通孔作为存储沟道孔30和虚拟沟道孔40。
[0072]
请参阅图3，图3是本发明实施例提供的三维存储器件的俯视结构示意图。所述虚拟沟道孔40沿平行于所述衬底10的第一横向(x)排列，所述存储沟道孔30位于所述虚拟沟道孔40的两侧，所述虚拟沟道孔40和存储沟道孔30位于两条栅线缝隙50之间，两条所述栅线缝隙50定义一个指存储区。其中，图2a-2b是图3中沿a-a1处的截面示意图，也就是只在yz截面显示出两个沟道孔的结构。
[0073]
请参阅图1中的步骤s300和图2b。
[0074]
步骤s300：在所述堆栈20中沿所述第一横向(x)形成顶部选择栅切槽60，所述顶部选择栅切槽60与所述虚拟沟道孔40连通，所述顶部选择栅切槽60的底表面在平行于所述衬底且垂直于所述第一横向(x)的第二横向(y)上的宽度，大于所述虚拟沟道孔40的顶表面直径。
[0075]
如图3所示，在所述虚拟沟道孔40的上部，形成有顶部选择栅极切槽60(top select gate cut,tsg cut)，该顶部选择栅切槽60将所述指存储区分隔成两部分子存储区g1和g2。其中，顶部选择栅切槽60的顶表面在y方向上的宽度大于所述虚拟沟道孔40的顶部直径。在其他实施例中，顶部选择栅切槽60的顶表面在y方向上的宽度，可以小于或等于所述虚拟沟道孔40的顶部直径。
[0076]
本实施例提供的三维存储器件的制造方法还包括：在所述存储沟道孔30和虚拟沟道孔40内形成存储层和沟道层，然后去除位于存储沟道孔30底部的存储层和沟道层以形成底部通孔，最后在所述底部通孔内填充导体层，以实现存储沟道孔30内的沟道层与外延层的连接。
[0077]
本实施例提供的三维存储器件的制造方法，先形成存储沟道孔30和虚拟沟道孔40，然后形成顶部选择栅切槽60，可以提升虚拟沟道孔40尺寸的均一性。
[0078]
请参阅图4和图5a-5n，图4是本发明第二实施例提供的三维存储器件的制造方法的流程示意图，图5a-5n是本发明第二实施例提供的三维存储器件在制造方法中的剖面结构示意图，也只显示出在yz截面的两个沟道孔的结构。对于第二实施例中相同的结构，使用与第一实施例相同的结构标号，该三维存储器件的制造方法包括以下步骤s1-s9。
[0079]
首先请参阅图4中的步骤s1-s3和图5a。
[0080]
步骤s1：提供衬底10，所述衬底10上形成有层间绝缘层201和层间牺牲层201交替层叠的堆栈20，所述堆栈20包括第一子堆栈21及位于所述第一子堆栈21上的第二子堆栈22。
[0081]
在本实施例中，该第二子堆栈22包括顶部选择管层203。
[0082]
步骤s2：形成贯穿所述第一子堆栈21的下层沟道孔211。
[0083]
在本实施例中，先形成第一子堆栈21以及贯穿第一子堆栈21的下层沟道孔211，然后在下层沟道孔211的下方形成外延层11。
[0084]
步骤s3：形成贯穿所述第二子堆栈22且与所述下层沟道孔211连通的上层沟道孔221，所述存储沟道孔30和虚拟沟道孔40分别包括相互连通的所述上层沟道孔221和下层沟道孔211。
[0085]
在本实施例中，先在所述下层沟道孔211中填充第一牺牲层212，通常可以为牺牲多晶硅层，然后在所述第一子堆栈21上形成第二子堆栈22，最后在所述下层沟道孔211的上方形成贯穿所述第二子堆栈22的上层沟道孔221。
[0086]
请参阅图4中的步骤s4和图5b-5h。
[0087]
步骤s4：在所述堆栈20中沿所述第一横向(x)形成顶部选择栅切槽60，所述顶部选择栅切槽60与所述虚拟沟道孔40连通，所述顶部选择栅切槽60的底表面在平行于所述衬底且垂直于所述第一横向(x)的第二横向(y)上的宽度，大于所述虚拟沟道孔40的顶表面直径。
[0088]
在本实施例中，步骤s4和第一实施例中的步骤s300相同。如图5b所示，在形成所述顶部选择栅切槽60的步骤s4之前，可以先在所述上层沟道孔221的侧壁和所述第一牺牲层212的表面，形成第二牺牲层222。所述第二牺牲层222与第一牺牲层212的材质相同，目的是在去除第一牺牲层212的时候能够保持上下层沟道孔的尺寸均一性。在一些实施例中，去除第一牺牲层212和第二牺牲层222的步骤可以在形成第二牺牲222之后进行。
[0089]
在本实施例中，形成顶部选择栅切槽60的步骤s4包括：
[0090]
1)如图5c所示，在所述第二子堆栈22上形成硬掩膜层23和位于所述硬掩膜层23上的光刻胶层24。具体可以包括以下步骤：在第二子堆栈22上形成kodiak膜层作为吸光层，在所述kodiak膜层上形成sion作为抗反射层，kodiak膜层和sion作为后续刻蚀顶部选择管层203的硬掩膜层23；在所述sion上形成光刻胶层24。其中，可以采用沉积速率较快的大气压气相沉积(atomspheric pressure cvd,apcvd)工艺，以使所述kodiak膜层快速沉积在虚拟沟道孔40的上方，而不填入所述虚拟沟道孔40中。
[0091]
2)如图5d所示，利用掩模版对所述光刻胶层24进行光刻，以形成位于所述虚拟沟道孔40上方的第一开口241，所述第一开口241在所述第一横向(x)延伸。
[0092]
3)如图5e所示，基于所述第一开口241对所述硬掩膜层23进行刻蚀，以形成第二开口231。
[0093]
4)如图5f所示，去除所述光刻胶层24，然后通过修剪工艺可以很方便的使得硬掩膜层23的第二开口231的宽度变宽，并能较精确的控制第二开口231变宽的宽度，形成更宽的第二开口231
’
，并且修剪过程不会对第二子堆栈22造成损伤。
[0094]
5)如图5g所示，基于所述第二开口231
’
对所述顶部选择管层203进行刻蚀，以形成与所述虚拟沟道孔40连通的顶部选择栅切槽60。所述顶部选择栅切槽60在所述第一横向(x)延伸。顶部选择栅切槽60在a-a1处的yz截面的形状为梯形，其底表面在y方向上的宽度也大于所述虚拟沟道孔40的顶表面直径。
[0095]
在另一实施例中，该顶部选择栅切槽60的底表面在y方向上的宽度可以小于或等于所述虚拟沟道孔40的顶表面直径。
[0096]
6)如图5h所示，去除所述硬掩膜层23。可以采用灰化法去除所述硬掩膜层23。
[0097]
请参阅图5i，在形成了顶部选择栅切槽60的步骤s4之后，去除所述第一牺牲层212和第二牺牲层222。
[0098]
请参阅图4中的步骤s5和图5j。
[0099]
步骤s5：在所述虚拟沟道孔40和顶部选择栅切槽60的内表面，以及存储沟道孔30的内表面依次形成存储层71和沟道层72。
[0100]
在本实施例中，步骤s5之后还包括在所述沟道层72的内表面沉积保护层73，保护层73的作用是对存储沟道孔30中的存储层71和沟道层72进行保护，避免后续步骤对它们产生损伤，保护层73可以是氧化硅。其中存储层71可以包括依次形成的阻挡层、位于所述阻挡层表面的电荷捕获层以及位于所述电荷捕获层表面的隧穿层，在图示中仅以一种图案来表示这三层。
[0101]
请参阅图4中的步骤s6和图5k。
[0102]
步骤s6：在所述虚拟沟道孔40和顶部选择栅切槽70中填充遮挡物74。
[0103]
具体的，可以包括以下步骤：在所述存储沟道孔30和虚拟沟道孔40中填充光刻胶，所述光刻胶可以为正性光刻胶，然后对所述存储沟道孔30进行曝光、显影，以去除位于存储沟道孔30中的所述光刻胶，虚拟沟道孔40中留下的光刻胶成为所述遮挡物74。然后对所述遮挡物74进行平坦化处理，以去除位于表面的所述遮挡物74。
[0104]
请参阅图4中的步骤s7-s9和图5l-5n。
[0105]
步骤s7：对所述存储沟道孔30底部的所述存储层71和沟道层72进行刻蚀，以形成底部通孔31。若形成有保护层73时，步骤s7同时包括对存储沟道孔30底部的保护层73进行刻蚀，才能形成如图5l所示的底部通孔31。
[0106]
步骤s8：去除所述遮挡物74。可以采用灰化法剥离所述遮挡物74。在步骤s8或s9之后，还包括在所述底部通孔31内形成连接所述沟道层72和外延层11的导体层311。
[0107]
步骤s9：在所述虚拟沟道孔40和顶部选择栅切槽60，以及所述存储沟道孔30中填充绝缘层75。其中，绝缘层75可以为氧化物，所述顶部选择栅切槽60填充了氧化物之后，变成了顶部选择栅切线。
[0108]
本发明实施例提供的三维存储器件的制造方法，先形成下层沟道孔211和上层沟道孔221，然后在虚拟沟道孔40的位置形成沿所述第一横向(x)延伸的顶部选择栅切槽60，这样可以避免刻蚀形成虚拟沟道孔40的上层沟道孔221时造成缺陷，即使后续要对虚拟沟道孔40进行底部刻蚀，也不会有字线漏电的问题。而且，本发明实施例在对存储沟道孔30的底部进行刻蚀时，对所述虚拟沟道孔40和顶部选择栅切槽60进行遮挡，这样即使虚拟沟道孔40的上层沟道孔221出现缺陷(使上下沟道孔不对准)，也不会存在虚拟沟道孔40底部刻蚀带来的一系列问题。
[0109]
本发明实施例还提供一种三维存储器件，该三维存储器件由上述制造方法所形成，因此可以参照图5n和图3。该三维存储器件包括：
[0110]
衬底10，及位于所述衬底10上由层间绝缘层201和层间栅极层202交替层叠的堆栈20，该堆栈20包括第一子堆栈21和位于所述第一子堆栈21上的第二子堆栈22，所述堆栈20包括顶部选择管层203。
[0111]
在垂直于所述衬底10的第一纵向(z)贯穿所述堆栈20的存储沟道孔30，及沿平行于所述衬底10的第一横向(x)排列的虚拟沟道孔40，所述存储沟道孔30和虚拟沟道孔40分别包括贯穿所述第一子堆栈21的下层沟道孔211，及贯穿所述第二子堆栈22且与所述下层沟道孔211连通的上层沟道孔221。
[0112]
位于所述堆栈20中沿所述第一横向(x)延伸的顶部选择栅切槽60，所述顶部选择栅切槽60与所述虚拟沟道孔40连通。
[0113]
优选的，所述顶部选择栅切槽60的底表面在平行于所述衬底且垂直于所述第一横向(x)的第二横向(y)上的宽度，大于所述虚拟沟道孔40的顶表面直径。
[0114]
该三维存储器件还包括：位于所述虚拟沟道孔40和顶部选择栅切槽60的内表面的存储层71，以及位于所述存储层71表面的沟道层72，位于所述沟道层72表面的保护层73；位于所述存储沟道孔40的内侧壁的所述存储层71，以及位于所述存储层71表面的所述沟道层72，位于所述沟道层72表面的保护层73，所述存储层71和沟道层72(以及保护层73)在所述存储沟道孔30的底部形成有底部通孔31；位于所述虚拟沟道孔40和存储沟道孔30下方的外延层11；位于所述存储沟道孔30的底部通孔31内的导体层311，所述导体层311连接所述沟道层72和外延层11；填充在所述虚拟沟道孔40和顶部选择栅切槽60，以及所述存储沟道孔30中的绝缘层75。
[0115]
请参阅图6(一并参阅图3)，图6是本发明是第三实施例提供的三维存储器件的结构示意图。存储器件100的具体形成过程可以参照图2a-2b，该堆栈20为单层堆栈。该存储器件100包括衬底10，堆栈20(包括顶部选择管层203)，贯穿堆栈20的存储沟道孔30和虚拟沟道孔40，在虚拟沟道孔40的位置沿第一横向(x)延伸的顶部选择栅切槽60，所述顶部选择栅切槽60的底表面在平行于所述衬底且垂直于所述第一横向(x)的第二横向(y)上的宽度，大于所述虚拟沟道孔40的顶表面直径，位于存储沟道孔30和虚拟沟道孔40中的存储层71、沟道层72和保护层73，位于存储沟道孔30和虚拟沟道孔40下方的外延层11，位于存储沟道孔30的底部通孔31，以及位于底部通孔31中的导体层311。
[0116]
本发明实施例提供的三维存储器件，将沟道孔的形成放在顶部选择栅切槽60之前，可以避免刻蚀形成虚拟沟道孔40时造成缺陷，即使后续要对虚拟沟道孔40进行底部刻蚀，也不会有字线漏电的问题。另外，不用对虚拟沟道孔40的底部进行刻蚀，且虚拟沟道孔40内的沟道层72和外延层11不连接，更加避免了字线的漏电问题。
[0117]
以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。