半导体器件及其制作方法与流程

1.本技术涉及半导体技术领域，尤其是涉及一种半导体器件及其制作方法。


背景技术：

2.随着电动化、智能化的日益普及，对各类半导体器件的需求越来越多、功耗也越来越大，尤其是功率器件以及信息处理器件等。这些半导体器件的核心技术在于把芯片可靠地与基底层连接。通常芯片都是薄片状结构，引出端分别在薄片面积最大的上下两个表面，空间上只有一个表面能够直接与基底层连接，另一个表面必须通过引线等方式与基底层连接。引线连接工艺成熟，但是其可靠性一直是半导体器件的瓶颈。引线直径很小，一方面是电阻大导致产生热量高而易发生热胀冷缩变形，另一方面是由于芯片与基底层的连接面积小而易脱落。为此，业内开发了铜皮连接技术，用薄铜皮代替引线来连接芯片和基底层。但是，无论是引线还是铜皮，都需要引线或铜皮先后与芯片、基底层连接，导致生产效率低、成本高。


技术实现要素：

3.本技术的目的在于提供一种半导体器件及其制作方法，从而解决现有技术中通过引线或铜皮将芯片与基底层连接生产效率低且成本高的问题。
4.为了达到上述目的，本技术提供一种半导体器件，包括：
5.半导体芯片，所述半导体芯片的第一表面具有第一电极，所述半导体芯片的第二表面具有第二电极，所述第一表面和所述第二表面为相对的两表面；
6.基板，所述基板上设置有用于放置所述半导体芯片的安装空间，所述基板的第三表面具有相互隔离的第一导电区和第二导电区，所述安装空间的其中一个侧壁上具有与所述第二导电区连接的第四导电区；
7.在所述半导体芯片放置在所述安装空间的情况下，所述第一电极与所述第一导电区电连接，所述第二电极通过所述第四导电区与所述第二导电区电连接。
8.可选的，所述安装空间为开设在所述第三表面的凹槽，所述凹槽的底面具有与所述第四导电区连接的第五导电区。
9.可选的，所述安装空间为贯穿所述基板的所述第三表面和第四表面的通孔，所述第三表面和所述第四表面为相对的两表面。
10.可选的，所述第一表面还具有第三电极，所述第三表面还具有与所述第三电极相对应的第三导电区。
11.可选的，所述安装空间的侧壁与所述半导体芯片的侧壁之间填充有绝缘材料。
12.可选的，所述第一电极包括两个子电极。
13.本技术实施例还提供一种半导体器件的制作方法，包括：
14.在基板上制作安装空间，所述安装空间用于放置半导体芯片；
15.在基板的第三表面和所述安装空间的其中一个侧壁上涂覆金属层，以形成导电
区；其中，所述第三表面上涂覆的金属层形成至少两个相互隔离的导电区；
16.将所述半导体芯片放置于所述安装空间，并通过电镀工艺，将所述半导体芯片的各电极与所述基板上的对应的导电区电连接。
17.可选的，在基板的第三表面和所述安装空间的其中一个侧壁上涂覆金属层，以形成导电区，包括：
18.在所述第三表面和所述其中一个侧壁上分别涂覆金属层；
19.将所述第三表面涂覆的金属层蚀刻为相互隔离的第一导电区和第二导电区，其中，所述其中一个侧壁上涂覆的金属层与所述第一导电区连接。
20.可选的，所述安装空间为开设在所述第三表面的凹槽；所述方法还包括：
21.在所述凹槽的底部涂覆金属层；其中，所述底部的金属层与所述侧壁的金属层连接。
22.可选的，将所述半导体芯片放置于所述安装空间，并通过电镀工艺，将所述半导体芯片的各电极与所述基板上的对应的导电区电连接包括：
23.将所述半导体芯片放置于所述安装空间；
24.在所述安装空间的侧壁与所述半导体芯片的侧壁之间填充有绝缘材料；
25.通过电镀可焊接金属，将所述半导体芯片的各电极与所述基板上的对应的导电区连接。
26.可选的，所述安装空间为贯穿所述基板的所述第三表面和第四表面的通孔，所述第三表面和所述第四表面为相对的两表面。
27.本技术的上述技术方案至少具有如下有益效果：
28.本技术实施例的半导体器件中，半导体芯片的第一表面具有第一电极，半导体芯片的第二表面具有第二电极，第一表面和第二表面为相对的两表面；基板上设置有用于放置半导体芯片的安装空间，基板的第三表面具有相互隔离的第一导电区和第二导电区，安装空间的其中一个侧壁上具有与第二导电区连接的第四导电区；在将半导体芯片放置在安装空间的情况下，第一电极与第一导电区电连接，第二电极通过第四导电区与第二导电区电连接。此种结构，实现了电极与对应的导电区不需要通过引线或铜皮等即可电连接，提高了生产效率、降低了生产成本，且提高了半导体器件的可靠性。
附图说明
29.图1为本技术实施例的半导体器件的结构示意图之一；
30.图2为本技术实施例的半导体器件的结构示意图之二；
31.图3为本技术实施例的基板的结构示意图之一；
32.图4为本技术实施例的基板的结构示意图之二；
33.图5为本技术实施例的半导体器件的制作方法的流程示意图。
34.附图标记说明：
35.1-半导体芯片，11-第一电极，12-第二电极，13-第三电极，2-基板，20-安装空间，21-第一导电区，22-第二导电区，23-第三导电区，24-第四导电区，25-第二导电区，3-绝缘材料。
具体实施方式
36.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
37.本技术的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本技术的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。
38.下面结合附图，通过具体的实施例及其应用场景对本技术实施例提供的半导体器件及其制作方法进行详细地说明。
39.如图1和图2所示，为本技术实施例的半导体器件的结构示意图之一和之二，本技术实施例的半导体器件包括：
40.半导体芯片1，半导体芯片1的第一表面具有第一电极11，半导体芯片1的第二表面具有第二电极12，第一表面和第二表面为相对的两表面；
41.这里，需要说明的是，半导体芯片1可以为电阻芯片、电容芯片、电感芯片、二极管芯片等包含两个电极的半导体芯片；当然，半导体芯片1也可以是包括两个以上电极的半导体芯片，如功率型器件mosfet、igbt等。
42.这里，还需要说明的是，半导体芯片1的第二表面的电极与半导体芯片1的侧壁上的引脚电连通。
43.基板2，基板2上设置有用于放置半导体芯片1的安装空间20，基板2的第三表面具有相互隔离的第一导电区21和第二导电区22，安装空间20的其中一个侧壁上具有与第二导电区连接的第四导电区24；
44.在半导体芯片1放置在安装空间20的情况下，第一电极11与第一导电区21电连接，第二电极12通过第四导电区24与第二导电区22电连接。
45.通过在基板2上设置该安装空间20，实现了在将基板2与半导体芯片1连接的时候，可以将半导体芯片1放置在该安装空间20，以实现半导体芯片1的一个表面与该基板2的一个表面共平面，如此，可以通过电镀金属工艺将半导体芯片1的电极与基板2上对应的导电区电连接，避免了通过引线或铜皮分别与半导体芯片1和基板2电连接，提高了生产效率、降低了生产成本且提高了半导体芯片的可靠性。
46.本技术实施例的半导体器件中，半导体芯片1的第一表面具有第一电极11，半导体芯片1的第二表面具有第二电极12，第一表面和第二表面为相对的两表面；基板上设置有用于放置半导体芯片的安装空间，基板的第三表面具有相互隔离的第一导电区和第二导电区，安装空间的其中一个侧壁上具有与第二导电区连接的第四导电区；在将半导体芯片放置在安装空间的情况下，第一电极与第一导电区电连接，第二电极通过第四导电区与第二导电区电连接。此种结构，实现了电极与对应的导电区不需要通过引线或铜皮等即可电连接，提高了生产效率、降低了生产成本，且提高了半导体器件的可靠性。
47.作为一个可选的实现方式，如图2和图4所示，安装空间20为开设在第三表面的凹
槽，该凹槽的底面具有与第四导电区24连接的第五导电区25。
48.也就是说，本可选的实现方式中，在基板2的第三表面上开设有凹槽，该凹槽形成为该安装空间20，以实现半导体芯片1与基板2组装时，将该半导体芯片1放置于该安装空间20中，如此，可以使得半导体芯片1的第一表面与该基板2的第三表面基本处于同一平面，便于通过电镀金属实现将电极与相应的导电区电连接，避免了通过引线或铜皮分别与半导体芯片1和基板2焊接，提升了生产效率、降低了成本且提高了半导体器件的可靠性。
49.这里，需要说明的是，为了便于将该半导体芯片1放置于该安装空间20，本技术实施例中，该安装空间20的各项外轮廓尺寸(长、宽、高)均略大于该半导体芯片1相对应的外轮廓尺寸，如此，一者，实现了将半导体芯片1快速放置于该安装空间20，二者，半导体芯片1的侧壁上与第二电极电连通的引脚与安装空间20的侧壁上的第四导电区24接触连接，确保半导体器件的功能正常。
50.由于该安装空间20的各项外轮廓尺寸(长、宽、高)均略大于该半导体芯片1相对应的外轮廓尺寸因此，为了确保该半导体器件的可靠性，作为一个可选的实现方式，该安装空间20的侧壁与该半导体芯片1的侧壁之间填充有绝缘材料3。
51.本可选的实现方式中，该绝缘材料3可以为绝缘胶。
52.作为另一种可实现方式，该安装空间20为贯穿该基板2的第三表面和第四表面的通孔，第三表面和第四表面为相对的两表面。
53.也就是说，本技术实施例中的安装空间20既可以是盲孔(凹槽)也可以是通孔。上述两种方式均能实现半导体芯片1的电极与对应的导电区的电连接，均应在本技术的保护范围内。
54.作为一个可选的实现方式，如图1所示，该第一表面还具有第三电极13，该第三表面还具有与该第三电极13相对应的第三导电区23。
55.在组装半导体芯片1和基板2时，该第三电极13与该第三导电区23电连接。
56.在该半导体芯片1包括上述三个电极的情况下，该半导体芯片1可以为功率器件，如mosfet、igbt等器件，以mosfet为例，该第一电极11为源极，该第二电极12为漏极，该第三电极13为栅极；其中，源极和漏极分别处于薄片状的半导体芯片1的上下两个表面，栅极与源极在芯片的同一表面；且两者相互隔离。该基板2的第一导电区21为源极区，第二导电区22为漏极区，第三导电区23为栅极区；在将该半导体芯片1放置于该安装空间20之后，第一电极11通过镀铜或其他工艺与第一导电区21电连接，第二电极12通过安装空间20侧壁上的第四导电区24与第二导电区22电连接，第三电极通过镀铜或其他工艺与第三导电区23电连接。
57.作为一个可选的实现方式，第一电极11包括两个子电极。
58.也就是说，出于测试工艺的考虑，本技术实施例将该第一电极11设置为个相互隔离的子电极，以便于对该半导体芯片进行测试。
59.这里，需要强调的是，本技术实施例的半导体中，壳体2中的各导电区可以通过镀铜和烧结等工艺在基材中涂覆的金属层，如铜金属层。
60.本技术实施例的半导体器件中，通过在基板2上设置安装空间20，并在基板2的表面(安装空间20的开口端所在的表面)及安装空间20的其中一个侧壁上涂覆铜金属层以形成相对应的导电区，在基板2与半导体芯片1组装时，将该半导体芯片1放置于该安装空间，
实现了在不采用引线或铜皮等连接的情况下，实现了半导体芯片1与基板2通过镀铜或其他非引线键合的工艺的电连接，提高了半导体器件的生产效率和可靠性。
61.如图5所示，本技术实施例还提供一种半导体器件的制作方法，该方法包括：
62.步骤501：在基板上制作安装空间，该安装空间用于放置半导体芯片；
63.本步骤中，该基板可以为陶瓷基板，可以通过切割工艺在该基板上制作该安装空间。
64.步骤502：在基板的第三表面和安装空间的其中一个侧壁上涂覆金属层，以形成导电区；其中，第三表面上涂覆的金属层形成至少两个相互隔离的导电区；
65.本步骤中，可以首先通过电镀导电金属工艺和烧结等工艺在该基板上涂覆该金属层，然后通过蚀刻工艺将该金属层分割为至少两个相互隔离的导电区；其中，该金属层可以为铜层、金层和锌层等。
66.步骤503：将半导体芯片放置于安装空间，并通过电镀工艺，将半导体芯片的各电极与所述基板上的对应的导电区电连接。
67.本技术实施例的半导体器件制作方法，首先，在基板上制作安装空间，该安装空间用于放置半导体芯片；其次，在基板的第三表面和该安装空间的其中一个侧壁上涂覆金属层，以形成导电区；其中，第三表面上涂覆的金属层形成至少两个相互隔离的导电区；再次，将半导体芯片放置于安装空间，并通过电镀工艺，将半导体芯片的各电极与基板上的对应的导电区电连接。如此，将基板设置为了带安装空间的三维形状，成功地在不采用引线或铜皮等方式连接的情况下，实现了半导体芯片与壳体之间的电连接，省去了引线或铜皮等连接工艺，提高了器件的生产效率和可靠性。
68.作为一个可选的实现方式，步骤502，在基板的第三表面和安装空间的其中一个侧壁上涂覆金属层，以形成导电区，包括：
69.步骤一：在第三表面和其中一个侧壁上分别涂覆金属层；
70.如前所述，该步骤可以采用电镀工艺和烧结工艺等实现在该基板上涂覆该金属层；其中，该金属层可以为铜层、金层、锌层等。
71.步骤二：将第三表面涂覆的金属层蚀刻为相互隔离的第一导电区和第二导电区，其中，其中一个侧壁上涂覆的金属层与所述第一导电区连接。
72.本步骤中，将第三表面涂覆的金属层蚀刻为相互隔离的第一导电区和第二导电区，如此，使得半导体芯片上不共面的电极均能与共面的导电区电连接，以便于半导体器件与其他器件的电连接。
73.作为一个可选的实现方式，该安装空间为开设在第三表面的凹槽；该方法还包括：
74.在凹槽的底部涂覆金属层；其中，该底部的金属层与该侧壁的金属层连接。
75.本步骤中，通过在凹槽底部涂覆该金属层，使得半导体芯片的底部的电极与该金属层接触；通过将该底部的金属层与该安装空间的其中一个侧壁的金属层连接，使得半导体芯片底部的电极与基板的第三表面的相对应的导电区电连接。
76.作为一个可选的实现方式，步骤503，将半导体芯片放置于安装空间，并通过电镀工艺，将半导体芯片的各电极与所述基板上的对应的导电区电连接包括：
77.将半导体芯片放置于安装空间；
78.在安装空间的侧壁与半导体芯片的侧壁之间填充绝缘材料；
79.通过电镀可焊接金属，将半导体芯片的各电极与基板上的对应的导电区连接。
80.需要说明的是，安装空间的各项轮廓尺寸均略大于半导体芯片的轮廓尺寸，以便于组装时将半导体芯片快速放置于该安装空间，如此，则会出现半导体芯片在该安装空间内晃动，因此，本可选实现方式中，在该安装空间与该半导体芯片之间的缝隙内填充有导电材料，如导电胶，以提高半导体器件的可靠性。
81.作为一种可选的实现方式，该安装空间还可以为通孔形式，即该安装空间为贯穿该基板的该第三表面和第四表面的通孔，该第三表面和该第四表面为相对的两表面。
82.这里，还需要说明的是，本技术实施例中，该半导体芯片还可以是包括三个及三个以上的电极的芯片，如此，壳体上的导电区应相应增加，这与仅包括两个电极和两个导电区的半导体器件的制作过程类似，这里不再赘述。
83.最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
84.以上所述是本技术的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本技术所述原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本技术的保护范围。