专利名称：用以形成半导体装置精微图样之方法
技术领域：
本发明系有关一种用以形成一半导体装置之精微图样的方法，借此方法，一个半导体装置的高整合性能够被达成。
当然，高整合性的最新趋势系极度地依赖用以形成精微图样之技术的发展进步，举例来说，光致抗蚀剂图样一般被用来当做在蚀刻中或离子植入的光掩模，而且因此，它们的精微度在决定壁合之程度方面系一非常重要的因素。
在这方面，一个用以形成精微光致抗蚀剂图样的传统方法将被说明。
在一个例子中，一个预先决定的基本架构已经被建立而且弯曲的图样将被形成在一个半导体基板上，此半导体基板被涂上一层光致抗蚀剂薄膜，而此光致抗蚀剂薄膜借溶解一定比率之光致抗蚀剂药剂与树脂于一溶剂中而形成，而后，一个曝光光掩模被准备于一透明基板上相当于在此光致抗蚀剂薄膜上即将被形成此图样的位置处。
其次，光经过曝光光掩模被照射在此光致抗蚀剂薄膜上以选择性地聚合此光致抗蚀剂薄膜之预先决定的部分。
然后，此合成的半导体基板受到软烤于温度在80°-100℃及时间长达60-120秒，继之而来的系此半导体基板之显影，对于此显影而言，一种弱碱性的溶液，主要由氯氧化四甲基铵所组成，被用来选择性地去除此光致抗蚀剂薄膜之被曝光的/未被曝光的区域。
最后，以被去离子化的水清洗及干燥此半导体基板而获得一个光致抗蚀剂图样。
此光致抗蚀剂图样之解析度(R)正比于来自一步进机之光源的波长(λ)及制程参数(K)而反比于此步进机的数值孔隙，因此，为了提高此步进机之光学解析度，一个具有短波长的光源可以被使用，例如，G-(436nm)步进机和i-(365nm)步进机均显示有限的制程解析度，各别大约为0.7μm和0.5μm，具有较短波长的光源，例如，紫外以外的光，被加入而用于具有一个小于0.5μm之尺寸的更精微图样，例如，曝光制程被完成于一个步进机中，此步进机系使用一种具有一个248nm之波长的KrF激光或使用一种具有一个193nm之波长的ArF激光光做一种光源，而且，一个对比加强层(CEL)或者一个相位偏移光掩模也可以被使用。
然而，在使用短波长的光当做一种光源的补充中有一限制而且此CEL制程由于一个不佳的生产良率而变得复杂。
为了对本发明之背景有较佳的了解，另一个用以形成一个半导体装置之精微图样的传统方法将连同
图1而被说明。
首先，如显示于图1中，一个即将被蚀刻之层2、一个较低之光致抗蚀剂阻薄膜3、一个中间层4与一个较高之光致抗蚀剂薄膜5依序地被形成在一个半导体基板1上。
其次，一个曝光光掩模10借形成狭窄之被隔开的光掩模图样8于一个透明基板6上而被准备。
然后，光经过此曝光光掩模10被选择性地照射在整个半导体基板上而形成精微图样(未显示)。
根据另一个传统的技术，精微图样借以一种光源经过两个曝光光掩模曝光一种传统之三层有防止作用的物质(在此以后被参考当做“TLR”)二次；而这两个曝光光掩模之图样被分配的足够远而不会产生此照射之光的绕射作用。
在此TLR制程中，其制程参数是如此小，所以解析度以比在一个单层有防止作用的物质的制程中可获得之解析度多30％而被提高。而且，在TLR制程中，此两次曝光让图样比借使用一个普通的光掩模所获得的图样更精微。
然而，尺寸小于0.25μm之图样，系256M或更高之高度整合的半导体装置之所需，很难以此TLR制程来获得，此外，因为在重复光致抗蚀剂涂覆及重复曝光期间，此先前被形成的光致抗蚀剂图样维持在一个0.44μm厚度，此在第二循环中被涂覆之光致抗蚀剂薄膜在一致性方面不佳，其致使聚焦的深度变小而且产生问题，诸如CD偏压或凹陷等问题，导致在生产良率与工作方面退化。
因此，所有上面之传统技术不适用于一个半导体装置的高整合性是很明显的。
(本发明之概要)因此，本发明的一个目的在于克服在公知技术中所遭遇之上面的问题而且提供一个用以形成一个半导体装置之精微图样的方法，借此方法，此精微图样的厚度一致性与狭窄的间隔方面能够有所改善。
本发明的另一目的在于提供一个用以形成一个半导体装置之精微图样的方法，此方法能够在聚焦的深度、CD偏压与凹陷方面产生一个显著的改善，使得生产良率和可靠度被实质地提高。
本发明之又一目的在于提供一个用以形成一个半导体装置之精微图样的方法，借此方法，一个半导体装置之高整合性能够被达成。
根据本发明的一个观点，上面的目的借一个用以形成一个半导体装置之精微图样的方法之提供能够被达成，包括步骤提供一个半导体基板；形成一个即将被蚀刻之目标层于此半导体基板上；形成一个中间层遍布于此目标层上；形成一个第一光致抗蚀剂薄遍布于此中间层上；以光经过一个第一曝光光掩模选择性地曝光此第一光致抗蚀剂薄膜而产生第一光致抗蚀剂图样而且热处理此第一光致抗蚀剂图样；选择性地蚀刻此中间层而形成具有以此第一光致抗蚀剂图样当做一个光掩模之中间图样；形成一个第二光致抗蚀剂薄层遍布于此合成的结构上；及用光经过一个第二曝光光掩模，以第二光致抗蚀剂薄膜之未被曝光的部分被第一光致抗蚀剂图样部分地重叠如此的一个方式选择性地曝光此第二光致抗蚀剂薄膜；以便形成第二光致抗蚀剂图样。
(附图之简略说明)本发明之其他目的及观点由下列关于伴随的附图之实施例的说明而将变得明显，其中图1系一个结构的横断面图，例举说明一个用以形成一个半导体装置之精微图样的传统方法；及图2到图5系结构的横断面图，例举说明一个根据本发明用形成一个半导体装置之精微图样的方法。
(较佳实施例之详细说明)本发明之较佳实施例的应用，参考伴随之附图可以得到最佳的了解。
参考图2到图5，有用以形成一个半导体装置的精微图样之逐步的制程被例举说明，而且根据本发明被逐步地例举说明。
如显示于图2中，一个半导体基板11被准备，而一个预先决定之基本架构例如一个隔离氧化物薄膜(未显示)的元件被形成于此半导体基板11中，然后，一个由多晶硅所制造，即将被蚀刻成一个内层绝缘薄膜或字元的层12被形成于此半导体基板11上，一个较低之光致抗蚀剂薄膜13、一个中间层14和一个第一较高之光致抗蚀剂薄膜15被依序地形成于此即将被蚀刻的层12上，一个第一曝光光掩模20借形成预先决定之光掩模图样18于一个透明基板16上而被单独地准备。
其次，如显示于图3中，具有一个预先决定之被长的光经过此第一曝光光掩模20而被选择地照射在此半导体基板上。
在这方面，此第一较高之光致抗蚀剂薄膜15系一种正光致抗蚀剂，其未被曝光的区仍然当做图样，对中间层14而言，一种在蚀刻选择比率方面不同于此较高之光致抗蚀剂薄膜15的材料被选择，例如，由SOG、化学气相沉积(在此以后被参考当做“CVD”)氧化物、氮化物、钛(Ti)、氮化钛(TiN)及铝型合金，在使用钛或氮化钛的情形中，此中间层14以一个500-1000埃的厚度而被形成，而此铝型合金之中层则最好为0.5-1μm厚度。
而后，去除此第一较高之光致抗蚀剂薄膜15的未被曝光之部分以完成一显影的制程，以便形成第一较高之光致抗蚀剂图样15a。
其后，使用此第一较高之光致抗蚀剂图样15a当做一个光掩模，此中间层14被选择性地去除以形成中间层图样14a，此时，在此中间层图样14a之此第一较高的光致抗蚀剂图样15a系被部分地去除而具有一个大约为0.2-0.6μm厚的残余物。
然后，为了降低此剩余的第一较高之光致抗蚀剂图样15a的高度，一个热处理被执行于100-350℃，在此热处理期间，在此剩余的光致抗蚀剂图样15a之内的湿气被蒸发以降低其高度至大约0.05-0.2μm。
当以此第一较高之光致抗蚀剂图样15a当做一个光掩模来干式蚀刻此中间层图样14a时，在此第一光致抗蚀剂图样15a之内的PAL被破坏而又被愈合，这可以致使预防此溶剂对一个即将被形成的后续之光致抗蚀剂薄膜的损害。
其次，如显示于图4中，一层一种正型式的第二较高之光致抗蚀剂薄膜21被完全地被覆于此合成结构之上。
一个第二曝光光掩模30借形成光掩模图样17于一个透明基板26上以此图样被第一曝光光掩模10的图样部分地重叠如此的一种形式而被单独地准备。
随此之后，具有一定被长的光经过此第二曝光光掩模30被选择性地照射在整个基板结构上。
其次，如显示于图5中，此第二较高之光致抗蚀剂图样21a的被曝光之区域借一个显影制程而去除。
最后，使用此第二较高之光致抗蚀剂图样21a及此中间图样14a当做一个光掩模，较低这光致抗蚀剂薄膜13及目标层12被选择性地蚀刻以形成精微图样(未显示)，介于图样之间的间隔(5)系比介于传统之TLR制程所获得的图样之间的间隔更狭窄。
如上文所述，根据本发明之方法在几个观点中具特色。
第一，在一个TLR制程的第一循环中使用一个具有被充分地间隔的图样之第一曝光光掩模，此中间图样被形成而且被热处理以降低此较高之光致抗蚀剂图样的高度。
第二，一个第二曝光光掩模，其光掩模图样以一个相对于第一曝光光掩模之光掩模图样的一定高度而被移动，此第二曝光光掩模被用来产生此第二较高之光致抗蚀剂图样及中间图样，此二者被依序地用来选择性地蚀刻目标层成为被狭窄间隔的精微图样。
因此，除了借本发明之方法被稳定地产生之外，此合成的精微图样在厚度一致性及解析度方面也很优越，而且，根据本发明的方法有充分的制程预留，此制程预留导致一个生产良率之显著的提高。
所以，本发明的方法系适用于一个半导体装置之高整合性。
本发明已经以一种解释的方式来说明，而且被使用之专有名词系类似说明而非限制。
本发明之许多修正及改变根据上面的教旨系可能的，因此，在附加的申请专利范围之范畴内，本发明能够在不同于那些被特别说明的方式之方式中被实行系可以为人所了解的。
权利要求
1.一个用以形成半导体装置之精微图样的方法，包括步骤提供一个半导体基板；形成一个即将被蚀刻之目标层于该半导体基板上；形成一个中间层遍布于该目标层上；形成一个第一光致抗蚀剂薄层遍布于该中间层上；以光，经过一个第一曝光光掩模选择性地曝光该第一光致抗蚀剂薄层而产生第一光致抗蚀剂图样且热处理该第一光致抗蚀剂图样；选择性地蚀刻该中间薄膜而形成具有以该第一光致抗蚀剂图样当做一个光掩模之中间图样；形成一个第二光致抗蚀剂薄膜遍布于该合成结构上；及用光，经过一个第二曝光光掩模，以该第二光致抗蚀剂薄膜被该第一光致抗蚀剂图样部分地重叠如此的一个方式选择性地曝光该第二光致抗蚀剂薄膜，以便形成第二光致抗蚀剂图样。
2.如权利要求1所记载的方法，再包括形成一光致抗蚀剂薄膜介于该目标层及该中间层之间的步骤。
3.如权利要求2所记载的方法，其中该光致抗蚀剂薄膜系以该第二光致抗蚀剂图样及该经热处理之第一光致抗蚀剂图样二者当做一个光掩模而被摹制图样。
4.如权利要求1所记载的方法，其中该第二曝光光掩模包括与该第二曝光光掩模的图样部分重叠之光掩模图样。
5.如权利要求1所记载的方法，其中该中间层系由SOG形成。
6.如权利要求1所记载的方法，其中该中间层系由化学气相沉积氧化物所形成。
7.如权利要求1所记载的方法，其中该中间层系由氢化物所形成。
8.如权利要求1所记载的方法，其中该中间层系由钛所形成。
9.如权利要求8所记载的方法，其中该中间层被形成具有一个大约500-1000埃的厚度。
10.如权利要求1所记载的方法，其中该中间层系由氮化钛所形成。
11.如权利要求10所记载的方法，其中该中间层被形成具有一个大约500-1000埃的厚度。
12.如权利要求1所记载的方法，其中该中间层系由铝族合金所形成。
13.如权利要求12所记载的方法，其中该中间层被形成具有一个大约0.5-1μm的厚度。
14.如权利要求1所记载的方法，其中在形成该中间层之后，在该中间图样上之该光致抗蚀剂图样维持0.2-0.6μm厚度。
15.如权利要求1所记载的方法，其中在该热处理步骤之后，该第一光致抗蚀剂图样维持大约0.05-0.2μm厚度。
16.如权利要求1所记载的方法，其中该热处理步骤于一个大约100-350℃的温度中。
全文摘要
提出一用以形成半导体装置精微图样的方法，包括在一半导体基板上形成一被蚀刻目标层；在此目标层上形成一中间层；在此中间层上形成一第一光致抗蚀剂薄膜；用第一曝光光掩模选择性曝光此薄膜而产生第一光致抗蚀剂图样且热处理此图样；选择性地蚀刻此中间薄膜而形成中间图样；在此合成结构上形成第二光致抗蚀剂薄膜；及用第二曝光光掩模选择性地曝光此第二光致抗蚀剂薄膜，形成第二光致抗蚀剂图样。从而在聚焦的深度、CD偏压与凹陷方面得到显著改善。
文档编号H01L21/027GK1158495SQ9611408
公开日1997年9月3日 申请日期1996年12月26日 优先权日1995年12月29日
发明者裴相满 申请人:现代电子产业株式会社