专利名称：抑制晶体缺陷、降低漏电流的器件隔离膜形成方法
技术领域：
本发明涉及一种生产半导体器件的工艺，特别涉及一种在半导体衬底上形成器件隔离绝缘膜的方法。
为了使半导体器件相互间进行电学隔离，在半导体衬底上形成了一层器件隔离的绝缘膜。在常规技术中，已经提出过各种各样的器件隔离技术。
后面就要描述的硅的局部氧化(LOCOS)隔离就是常规器件隔离技术中的一种。
挖槽的LOCOS隔离是另一种常规器件隔离技术。挖槽的LOCOS隔离，譬如在特开平2-119137中，即在未经审查的日本专利公报No.119137/1990中公开的，也要在后面进行描述。
选择性氧化II(OSELOII)隔离是又一种常规器件隔离技术，例如在由Toru KAGA等著写的题为“用于高速亚微米超大规模集成电路的浅沟槽改进OSELO隔离”一文中所公开的，此文登载于IEEE Transaction on ElectronDevices，vo1.35，No.7，July 1988，PP.893-898。OSELOII隔离也要在后面描述。
与LOCOS隔离相比，后面所述挖槽LOCOS隔离和OSELOII隔离都能增加器件隔离膜的有效隔离长度，以增加器件隔离膜的穿通电压。然而，挖槽的LOCOS隔离与OSELOII隔离都无法为降低结漏电流而抑制在器件隔离膜的末端出现晶体缺陷，对此在后面还要述及。
从而，与挖槽的LOCOS隔离以及OSELOII隔离相比，本发明的一项目的在于为降低结漏电流提供一种能够抑制在器件隔离膜的未端出现晶体缺陷的器件隔离膜的形成方法，它还能象在挖槽的LOCOS隔离和OSELOII隔离中那样保持着有效隔离长度的增加。
按照本发明的一种方式，提供一种在具有一个主表面的半导体衬底上形成一层器件隔离绝缘膜的方法，所包含的步骤有在主表面上连续形成一层第一氧化膜和一层氮化膜；在第一氧化膜和氮化膜中形成一个窗孔曝露出一部分主表面成为主表面的露出部分；形成第二氧化膜的侧壁部分，使侧壁部分覆盖着窗孔的侧表面和主表面露出部分的周边区，而在主表面露出部分的周边区之间的主表面露出部分的中央区则保持曝露为一中央露出部分；用侧壁部分作腐蚀掩膜选择性地腐蚀中央露出部分，在半导体衬底内形成隔离槽；以及用氮化膜和侧壁部分作氧化掩膜，使半导体衬底的隔离槽经受一次氧化处理，以此形成器件隔离的绝缘膜。
最好形成侧壁部分时要使每一侧壁部分具有突出弯曲面的露出表面。
按照本发明的另一种方式，还提供一种在具有一个主表面的半导体衬底上形成一层器件隔离绝缘膜的方法，所包含的步骤有在主表面上连续形成一层第一氧化膜和一层氮化膜；在第一氧化膜和氮化膜中形成一个具有一对侧表面的窗孔，曝露出一部分主表面成为主表面的露出部分；形成第二氧化膜的一对侧壁部分，使该对侧壁部分覆盖窗孔的那对侧表面和主表面露出部分的一对周边区，而在主表面露出部分的成对周边区之间的主表面露出部分的中央区则保持曝露为一中央露出部分；用成对的侧壁部分作腐蚀掩膜选择性地腐蚀中央露出部分，在半导体衬底内形成隔离槽；以及用氮化膜和成对的侧壁部分作氧化掩膜，使半导体衬底的隔离槽经受一次氧化处理，以此形成器件隔离的绝缘膜。
最好形成成对侧壁部分时要使每一侧壁部分具有突出弯曲面的露出表面。
附图简要说明
图1A和1B为用于描述一项LOCOS隔离常规工艺的剖视图。
图2A和2B为用于描述另一项挖槽的LOCOS隔离常规工艺的剖视图。
图3A至3D为用于描述又一项OSELOII隔离常规工艺的剖视图。
图4A至4D为用于描述本发明一项实施例方法的剖视图。
图5为用于描述采用本发明实施例的方法所获得效果的展示图；以及图6为用于描述采用本发明实施例的方法所获得另一项效果的展示图。
最佳实施例的说明为使本发明得到更好的理解，首先要在LOCOS隔离、挖槽的LOCOS隔离以及OSELOII隔离等方面进行说明，它们在本说明书的前文中已进行了描述。
参照图1A和1B，将要对LOCOS隔离作简短描述。在一块半导体衬底1上连续按顺序形成一层氧化膜2和一层氮化膜3的双层结构。在包含有氧化膜2和氮化膜3的双层结构之后进行图形加工，形成如图1A中所示的窗孔，对半导体衬底1进行有选择的氧化。这样，就形成了如图1B中所示的一层器件隔离膜7。
作为上述LOCOS隔离的一项改进，为了增加有效的器件隔离长度以防止因绝缘层击穿出现的穿通现象，曾经提出过挖槽的LOCOS隔离方法。
参照图2A和2B，将对挖槽的LOCOS隔离进行描述。在一块半导体衬底1上形成包含一层氧化膜2和一层氮化膜3的双层结构并进行图形加工形成与LOCOS隔离情况类似的窗孔。随后，半导体衬底1经腐蚀形成如图2A中所示的隔离槽6。此后，半导体衬底1经过选择性氧化形成如图2B中所示的一层器件隔离膜7。与LOCOS隔离相比，由于挖槽的LOCOS隔离使在半导体衬底1的表面以下器件隔离膜7的下部厚度增加，它能增加有效的器件隔离长度。
然而，不论是LOCOS隔离还是挖槽的LOCOS隔离，当进行局部氧化时，氧化源通过露出氧化膜2表面的窗孔侧壁挤进并向半导体衬底1的内部扩散。这样的氧化源使器件区两端半导体衬底1的表面氧化。于是，所形成的氧化膜挤入或透进器件区，不适宜地缩小器件区的器件宽度。这样挤进的氧化膜称为鸟嘴。它使得更精细的隔离单元结构难以实现。
为了实现更精细隔离单元结构的目的抑制鸟嘴的长度，提出了OSELOII的隔离方法。
参照图3A至3D，将对OSELOII隔离进行描述。在一块半导体衬底1上形成包含一层第一氧化膜2和一层第一氮化膜3的双层结构，并经图形加工形成一窗孔(图3A)。在遍及整个双层结构的表面和半导体衬底的露出表面上淀积一层第二氮化膜8和一层第二氧化膜4(图3B)，然后经腐蚀使第二氧化膜4全部去除，而第二氮化膜8则部分留下作为一层氮化物侧壁的部分9不予去除，它覆盖着窗孔的侧表面。此后，用氮化物侧壁部分9作掩膜腐蚀半导体衬底1，形成隔离槽6(图3C)。随后，半导体衬底1经选择氧化在器件隔离区形成一层器件隔离绝缘膜7(图3D)。在OSELOII的隔离中，在器件隔离区两端的半导体衬底1上形成氮化物侧壁部分9，用以避免在局部氧化中所发生的氧化作用到达半导体衬底1表面。因而，有效地抑制了鸟嘴的生长。这样，OSELOII的隔离就有效地实现了更精细的单元结构。
与LOCOS隔离相比，挖槽的LOCOS隔离和OSELOII隔离由于它们在半导体衬底表面以下器件隔离膜的下部厚度增加，所以它们能够增加有效的器件隔离长度。因而就有可能避免穿通的出现。
然而，在OSELOII的隔离中，在器件隔离区两端的半导体衬底上形成的氮化物侧壁部分9压制住在局部氧化时在器件区末端产生的体积膨胀。这就造成在器件区末端的半导体衬底内出现应力。由于有应力，引起在半导体衬底内出现晶体缺陷。晶体缺陷起着复合中心的作用，引起结漏电流。
另一方面，挖槽的LOCOS隔离不采用这样一种使半导体衬底受器件隔离区两端氮化膜直接压制的结构。因此就有可能避免如在OSELOII的隔离中出现的类似性质的应力以及所造的增加结漏电源。然而，在挖槽的LOCOS隔离中，在用于腐蚀半导体衬底表面形成隔离槽的高能等离子体作用下，在隔离槽的侧表面和底面处的半导体衬底中产生晶体缺陷。在器件隔离区两端附近，隔离槽的侧表面和底表面相交，在局部氧化中氧化膜是从侧表面和底表面生长起来的。在这种情况下，产生了比LOCOS隔离所出现的更大的应力。这就使得在隔离槽周围区域的半导体衬底中更经常地出现晶体缺陷。因此，在就晶体缺陷起着复合中心的作用而产生结漏电流这一点来说，挖槽的LOCOS隔离是不利的。
在前述OSELOII的隔离中也是通过腐蚀半导体衬底表面形成隔离槽的。因而可以推定，与挖槽的LOCOS隔离一样，在隔离槽周围区域的半导体底中产生了晶体缺陷，引起了结漏电流。然而，在OSELOII的隔离中半导体衬底是从隔离槽的侧表面到器件区末端进行选择性氧化的。在这种情况下，产生在隔离槽周围区域半导体衬底中的晶体缺陷被封闭在器件隔离氧化膜中。因此，在OSELOII的隔离中所产生的结漏电流排除了是由局部氧化中的体积膨胀受到氮化膜压制而产生晶体缺陷所造成的结果。尽管挖槽的LOCOS隔离涉及在隔离槽周围区域的半导体衬底内产生晶体缺陷，但这在OSELOII的隔离中不致对结漏电流产生影响。
参照图4A至4D，将对本发明一项实施例的方法进行简短描述。该方法如图4D中所示，在具有一个主表面的一块半导体衬底1上形成一层器件隔离的绝缘膜7。
在图4A中，在半导体衬底1的主表面上连续形成一层第一氧化膜2和一层氮化膜3。在第一氧化膜2和氮化膜3中形成一个有一对侧表面的窗孔，曝露出主表面的一部分，作为主表面的露出部分。
在图4B中，在氮化膜3和主表面的露出部分上面形成一层第二氧化膜4。
在图4C中，通过各向异性腐蚀形成第二氧化膜4的一对侧壁部分5，使得该对的侧壁部分5覆盖着该对窗孔侧表面和主表面露出部分的一对周边区，在主表面露出部分的成对周边区之间的主表面露出部分的中央区保持曝露为一中央露出部分。在这种情况下所形成的侧壁部分5各有一个突出弯曲面的露出表面。
用成对的侧壁部分5作腐蚀掩膜选择性腐蚀中央露出部分，形成半导体衬底中的隔离槽6。
在图4D中，用氮化膜3和成对的侧壁部分5作氧化掩膜使半导体衬底的隔离槽6经受一次氧化处理，以此形成器件隔离的绝缘膜7。
在挖槽的LOCOS隔离中，在隔离槽周围区域的半导体衬底内产生晶体缺陷引起结漏电流。而在另一方面，按照本发明的实施例，是用氧化层侧壁部分5作掩膜形成隔离槽6的，这就使隔离槽的终端位于器件隔离区终端以内。因此，在隔离槽6周围区域的半导体衬底内产生的晶体缺陷在局部氧化中被封闭在器件隔离的氧化膜7中，与OSELOII的隔离情况类似。这样，就降低了结漏电流。
按照本发明的实施例，在器件隔离区两端的半导体衬底1上形成侧壁5包括用氧化膜代替在OSELOII的隔离中所用的氮化膜。这样就减少了在局部氧化中处于侧壁部分5下面的半导体衬底氧化后体积膨胀受压的影响。由此就有可能降低因压制局部氧化中的体积膨胀引起晶体缺陷而产生的结漏电流。
按照本发明的实施例，由于出现了在器件隔离区两端的半导体衬底1上形成的侧壁部分5，能够制止在局部氧化中氧化源的扩散。这样，如与挖槽的LOCOS相比，在本发明的实施例中就能缩短鸟嘴的长度。这里要注意到，在制止氧化源扩散的能力方面，氮化硅膜胜过氧化硅膜。就本发明的实施例中采用氧化层侧壁部分而言，未能象用氮化层侧壁部分9(图3D)的OSELOII隔离那样使鸟嘴长度得到压缩。
在图4A至4D中，将对本发明实施例的方法作更具体的描述。首先，在半导体衬底1上连续形成约有100埃厚度的第一氧化膜2和约有1200埃厚度的氮化膜3以构成一个双层结构。双层结构经图形加工形成一个穿透第一氧化膜2和氮化膜3的窗孔(图4A)。然后，在双层结构上以及在半导体衬底1的露出表面上形成约有1500埃厚度的第二氧化膜4(图4B)。例如，第二氧化膜是用化学汽相淀积工艺(以后缩写为CVD)在400℃左右的较低温度下形成的。接着，进行各向异性的腐蚀，形成第二氧化膜4的氧化层侧壁部分5。用侧壁膜5作掩膜，腐蚀蚀半导体衬底1，形成约有600埃深度的隔离槽6(图4C)。此后，半导体衬底1经选择性氧化形成约有4000埃厚度的器件隔离绝缘膜7(图4D)。在这当中，在去除氮化膜3之后留下了氧化层侧壁部分5，形成了不平整的表面，它是半导体衬底表面的台阶高度增加的因素之一。半导体衬底表面上的台阶高度促使在随后的对准步骤中缩小聚焦范围以及断开金属线，因而要求予以降低。
在一项典型的半导体器件工艺中，在器件隔离区形成之后使用含氟的酸或其类似物去除器件区表面上的第一氧化膜2。此外，在器件区的表面上形成一层称为牺牲品氧化膜的热氧化膜，然后用含氟的酸或其类似物将它去除。在此情况下，衬底表面存在的缺陷和金属沾污物就被去除掉。此后，通过热氧化在器件区表面形成一层栅氧化膜。若是合适的话，牺牲品氧化膜的形成和去除可以重复进行多次。这样，按照本发明的工艺，在栅氧化膜形成以前，氧化层侧壁部分5至少经受过两次氧化膜的去除步骤，因而具有光滑的外形。具有这样的结构，出现在氧化层侧壁5上的台阶高度的影响大体上是可予忽略的。
按照本发明，局部氧化是随隔离槽6的形成而进行的。因而，与LOCOS隔离相比，在半导体衬底1的表面以下器件隔离膜7的下部厚度增加了。这就增长了有 效的器件隔离长度并提高了穿通的抗耐力。图5示出本发明的穿通击穿电压与LOCOS隔离、挖槽的LOCOS隔离以及OSELOII隔离相比的情形。图中的横坐标和纵坐标分别表示器件的隔离宽度(示于图1A、2A、3A和4A)和穿通击穿电压。从图5可见，当器件隔离膜具有至多0.4微米的器件隔离宽度时就有可能用OSELOII隔离和本发明使器件相互隔离，而当器件隔离膜具有至多0.55微米的器件隔离宽度时就有可能用LOCOS隔离使器件相互隔离。当器件隔离膜具有至多0.35微米的器件隔离宽度时就有可能用挖槽的LOCOS隔离使器件相互隔离。
按照本发明，隔离槽6是用侧壁部分5作掩膜形成的，它使隔离槽6的终端位于器件隔离区的终端内。因此，在隔离槽6的周围区域内半导体衬底1中产生的晶体缺陷被封闭在器件隔离氧化膜7当中。这样，与挖槽的LOCOS隔离相比起来，结漏电流得到降低。按照本发明，用氧化膜侧壁部分5代替了在OSELOII隔离中所用的氮化膜侧壁部分。与OSELOII隔离相比起来，用氧化膜作侧壁部分有效地降低了在局部氧化中由于侧壁5下面的半导体衬底氧化后体积膨胀受压所引起的应力。因而，这就降低了结漏电源。图6示出了本发明的结漏电流特性与LOCOS隔离、挖槽的LOCOS隔离以及OSELOII隔离相比较的情形。图中的横坐标和纵坐标分别表示反偏电压和结漏电流。由图6可见，本发明的结漏电流低于挖槽LOCOS隔离和OSELOII隔离中的，并与LOCOS隔离中的水平相当。
尽管在前述实施例中氧化膜侧壁部分5具有与氮化膜3的厚度几乎相等的高度，但要理解氧化侧壁膜5的高度并不受氮化膜3的厚度所限。
按照本发明，如以上所述局部氧化是随着隔离槽的形成而进行的。因而，与LOCOS隔离比较起来，这就有可能增加有效的器件隔离长度以及提高高穿通的击穿电压。然而，本发明的穿通击穿电压与挖槽的LOCOS隔离以及OSELOII隔离相当。
按照本发明，隔离槽是用侧壁部分作掩膜形成的，而侧壁部分则为氧化膜构成的。这样就有可能抑制在器件隔离区末端的半导体衬底中出现晶体缺陷，并使结漏电流降到低于挖槽的LOCOS隔离与OSELOII隔离的水平。
权利要求
1.一种在有一个主表面的一块半导体衬底上形成一层器件隔离绝缘膜的方法，其特征在于，它包括的步骤有在所述的主表面上连续形成一层第一氧化膜和一层氮化膜；在所述第一氧化膜与所述氮化膜中形成一个窗孔，曝露出所述主表面的一部分，作为主表面的露出部分；形成第二氧化膜的侧壁部分，使所述侧壁部分覆盖着所述窗孔的侧表面和所述主表面露出部分的周边区，在所述主表面露出部分的所述周边区之间的所述主表面露出部分的中央区则保持曝露为一中央露出部分；用所述侧壁部分作腐蚀掩膜对所述中央露出部分进行选择性腐蚀，在所述半导体衬底中形成隔离槽；以及用所述氮化膜以及所述侧壁部分作氧化掩膜使所述半导体衬底的隔离槽经受一次氧化处理，以此形成所述的器件隔离绝缘膜。
2.按照权利要求1所述的一种方法，其特征在于，其中所述最后提及的形成步骤是形成所述侧壁部分的步骤，所述侧壁部分各有一个突出弯曲面的露出表面。
3.一种在有一个主表面的一块半导体衬底上形成一层器件隔离绝缘膜的方法，其特征在于，它包括的步骤有在所述的主表面上连续形成一层第一氧化膜和一层氮化膜；在所述第一氧化膜与所述氮化膜中形成具有一对侧表面的一个窗孔，曝露出所述主表面的一部分，作为主表面的露出部分；形成第二氧化膜的一对侧壁部分；使所述一对侧壁部分覆盖着所述窗孔的所述一对侧表面和所述主表面露出部分的一对周边区，在所述主表面露出部分的所述一对周边区之间的所述主表面露出部分的中央区则保持曝露为一中央露出部分；用所述一对侧壁部分作腐蚀掩膜对所述中央露出部分进行选择性腐蚀，在所述半导体衬底中形成隔离槽；以及用所述氮化膜以及所述一对侧壁部分作氧化掩膜使所述半导体衬底的隔离槽经受一次氧化处理，以此形成所述的器件隔离绝缘膜。
4.按照权利要求3所述的一种方法，其特征在于，其中所述最后提及的形成步骤是形成所述一对侧壁部分的步骤，所述一对侧壁部分各有一个突出弯曲面的露出表面。
全文摘要
一种形成半导体器件隔离膜的方法，先在衬底主表面上形成一层第一氧化膜和一层氮化膜。在第一氧化膜和氮化膜中形成有一对侧表面的窗孔露出主表面的一部分。形成第二氧化膜使其成对侧壁部分覆盖着成对窗孔侧表面和主表面露出部分的一对周边区，此一对周边区之间保持一中央露出部分。用成对侧壁部分作腐蚀掩膜对中央露出部分进行选择性腐蚀形成隔离槽。用氮化膜和成对侧壁部分作氧化掩膜使半导体衬底的隔离槽形成器件隔离膜。
文档编号H01L21/108GK1156332SQ9612028
公开日1997年8月6日 申请日期1996年11月4日 优先权日1996年11月4日
发明者松尾真 申请人:日本电气株式会社