专利名称：有高介电常数的电介质和厚电极的电容器及其制造方法
技术领域：
本发明涉及半导体衬底上构成的电容器，特别涉及高介电常数的电容器介质和厚电容器电极或电极的电容器，它最好用于GB(千兆位)级的动态随机存取存贮器(DRAM)。
近年来，诸如DRAM的半导体集成电路(IC)的集成度变得越来越高，因此，IC中的电子元件变得越来越小型化。
DRAM的每个存贮电容器为实现其信息存贮功能，要求它具有30fF的电容量，甚至当IC的集成规模变得很高时，存贮电容器的尺寸变得极小。
为满足该要求，通常，已研究并开发了增大下电极厚度，以利用下电极的侧面，或减小电容器介质的厚度。
作为IC用的电容器介质，通常采用介电常数为3至7的低介电常数的二氧化硅(SiO2)或氮化硅(Si3O4)。这两种材料的介电常数对GB级DRAM而言是不够的。因此，为满足GB级DRAM的要求，需要加大下电极厚度，使其厚度在5000埃以上，同时，减小电容器介质厚度，使其厚度为几个原子层厚。
但是，增大下电极厚度和减小介质层厚度会出现以下问题。
具体地说，如果下电极的厚度为5000埃以上，由于在曝光和干腐蚀工艺中存在的缺陷，使下电极的厚度和几何形状无法控制在所要求的精度范围内。而且，如果电容器介质的厚度为几个原子层，则电子会因燧道效应而穿透电容器介质。这就是说电容器的介质会失效。
因此，用SiO2或Si3N4作电容器介质通过增大下电极厚度和减小电容器介质厚度的方法来实现GB级DRAM有一个极限。
用比SiO2或Si3N4的介电常数大的高介电常数材料作电容器介质时，所获得的电容量比用SiO2或Si3N4作介质的电容量大。可用介电常数是SiO2或Si3N4的介电常数的几十或几百倍的高介电常数材料，通常有SrTiO3,(Ba,Sr)TiO3，(即，BST)和Pb(Zr,Ti)(即PZT)。在International Electron DevicesMeeting(IEDM),Digest of Technical Papars,1991,PP.823-826,K.Koyama.等人的文章中报道了用这类电容器结构的用BST的256-MB(兆位)的DRAM。
但是，即使用介电常数为约300的高介电常数材料作电容器介质，也无法达到GB级DRAM用的电容器要求。
因此，近年来，除了用高介电常数电容器介质之外，还研究了增大下电极的厚度。例如，在IEDM Digest of Technical Papers,1994.PP.831-834,P-Y Lesaicherre等人的文章中报道了这类结构的用于GB级DRAM的电容器。本文中所公开的电容器中，用高介电常数的SrTiO3作为电容器介质，用薄的TiN层和厚的RuO2导电层构成的复合结构作为存贮电容器的下电极。TiN作为阻挡层，阻止从多晶硅接触栓扩散出的硅，RuO2层用作阻挡层，阻止从环境气氛中扩散出的氧。
图1是这类常规存贮电容器的结构图。
图1中，单晶硅衬底1101的主表面上形成层间绝缘层1102。层间绝缘层1102的接触孔内形成导电接触栓1103。栓1103的底与衬底1101的主表面接触并电连接。
层间绝缘层1102上形成要用接触栓1103覆盖的厚下电极1104。下电极1104的底与接触栓1103的顶接触和电连接。
在层间绝缘层1102上形成高介电常数电容器介质层1106，以覆盖下电极1104。介质层1106与厚的下电极1104的顶和侧面和层间绝缘层1102的表面接触。
在电容器介质层1106上形成其接触的上电极1107。
上电极1107和下电极1104和电容器介质层1106构成DRAM的存贮电容器。
图1所示常规存贮电容器，在形成或淀积要覆盖厚下电极1104的高介电常数电容器介质的工艺中存在以下要解决的问题。
(ⅰ)高介电常数电容器介质层1106会给厚的下电极1104的底部或跟部1108附近加一个大的应力。这是由于跟部1108附近的介质层1106的晶粒生长方向不同造成的。
(ⅱ)在下电极1104的顶与侧面之间的顶角处，在电容器介质层1106中会出现接疤缺陷1201。由于介质层1106的生长柱形晶粒的析出和碰撞，使大量小缺陷汇集到电容器介质层1106的一个窄范围内，因而造成了接疤缺陷。
(ⅲ)用Ru2O构成下电极1104时，经在高温氧气氛中形成高介电常数电容器介质层1106的处理期间，下电极1104会蒸发或氧化，使下电极1104的侧面1202变粗糙或不均匀。这种情况下，电容器介质层1106的厚度会局部减小，在下电极1104的粗糙或下均匀的侧面1202上会出现接疤缺陷。
(ⅰ)、(ⅱ)和(ⅲ)中所示裂缝和接疤缺陷形成泄漏路径，使下电极1104与上电极1107之间的漏电流增大。
另一方面，下电极1104有上述文章1994,IEDM Digest of TechnicalPaper中所述的TiN/RuO2复合结构时，TiN阻挡层防止多晶硅接触栓1103中所含的硅原子扩散进下电极1104中。该TiN/RuO2复合结构的目的如下如果硅原子从多晶硅接触栓1103扩散进下电极1104中，它们形成硅化物。之后这样形成的硅化物在经高温氧气环境处理形成电容器介质层1106期间被氧化形成二氧化硅(SiO2。这意味着SiO2层顺序连接到高介电常数电容器介质层1106。该SiO2层使存贮电容器的电容量急剧下降。
而且，在电容器介质层1106的淀积工艺中TiN会氧化。因此，由于TiN氧化，使下电极1104与接触栓1103之间的接触电阻会增大。
图2示出该类的另一常规存贮电容器的结构，它包括使下电极与上电极之间漏电流减小的改善措施。日本特许公开平6-268156(94年公开的)中公开了该电容器。
图2中，为简化说明，与图1中相同的另部件用相同的数字指示。
经改进，图2所示常规存贮电容器与图1所示电容器不同，在接触栓1103周围正好位于下电极1104下面的层间绝缘层1102的部分1102a的厚度比层间绝缘层1102的其余部分的厚度要厚。这种情况下，即使在介质层1106的角区1109出现接疤和/或裂缝缺陷，由于部分1102a的存在，使上电极1107不与下电极1104接触。该结构使下电极1104与上电极1107之间的漏电流减小。
但是，图2所示常规存贮电容器，用会产生接疤和/或裂缝缺陷物理汽相淀积(PVD)工艺作为形成电容器介质层1106的淀积方法。因而，尽管存在有部分1102a，但漏电流的减小不是令人满意的。
也没有考虑下电极1104的顶角附近和其侧面上的漏电流。
本发明的目的是，提供一种有高介电常数电介质的厚下电极的电容器，它能减小上电极与下电极之间的漏电流，和电容器的制造方法。
本发明的另一目的是，提供一种有高介电常数电介质的厚下电极的电容器，即使另外还设置扩散阻挡层，它能防止下电极的接触电阻增大，和电容器的制造方法。
从以下的说明中，本行业的技术人员无需具体说明将会理解本发明的上述目的和其它目的。
按本发明第一方案，提供一种为半导体器件设计的电容器，它包括在层间绝缘层上形成的厚的下电极。通常，在半导体衬底上形成层间绝缘层。下电极有顶面，底面和侧面。下电极的底面与层面绝缘层相对。
下电极的顶面上形成与其接触的绝缘帽或覆盖层。绝缘帽或覆盖层盖住下电极的顶面，不覆盖下电极侧面。
形成电容器介质层，以覆盖下电极，绝缘帽或覆盖层。电容器介质层与绝缘帽或覆盖层和下电极的侧边接触。
电容器介质层上形成与其接触的上电极。
电容器介质层夹在上下电极之间，由此构成电容器结构。
按本发明第一方案的电容器，在下电极的顶面上形成与其接触的绝缘帽或覆盖层，因此绝缘帽或覆盖层覆盖下电极的顶面，而不覆盖下电极侧面。因此，在电容器介质层中在绝缘帽层周围附近形成接疤缺陷，而不在下电极的顶角形成接疤缺陷。
因此，即使在电容器介质层中出现如接疤的缺陷，但是，由于存在绝缘帽层，上电极不与下电极接触。这就是说，上下电极之间的漏电流减小。
按本发明第一方案的电容器的优选实施例中，层间绝缘层的一部分的厚度比其余部分的厚度厚。接触栓周围的层间绝缘层部分正好位于下电极之下。
这种情况下，即使在下电极底角附近出现如裂缝之类的缺陷，由于层间绝缘层较厚的部分存在，因此上电极不与下电极接触。因此一个附加的优点是，上下电极之间的漏电流会进一步减小。
按本发明第一方案的电容器的另一优选实施例中，在下电极与层间绝缘层中的接触孔内形成的导电接触栓之间还形成有扩散阻挡层。
按本发明第二方案，提供按本发明的第一方案的电容器的制造方法，包括以下步骤(a)至(g)(a)制备层间绝缘层。
(b)在层间绝缘层上形成厚下电极用的导电层。
(c)导电层上形成用作绝缘帽或覆盖层的绝缘层。
(d)对用作绝缘帽层的绝缘层构图，使其形成与下电极相同的平面图形，由此，构成绝缘帽层。
(e)用作为绝缘帽层的已构图的绝缘层作掩模，对用作下电极的导电层构图，由此形成下电极。
下电极有顶面，底面和侧面。下电极底面对着层间绝缘层。下电极顶面与绝缘帽层接触，下电极侧面不被绝缘帽层覆盖。
(f)形成覆盖下电极层和绝缘帽层的电容器介质层。介质层与绝缘帽层和下电极的侧面接触。
(g)介质层上形成与其接触的上电极。
介质层夹在上下电极之间，由此构成电容器结构。
用按本发明第二方案的电容器制造方法，能制成按本发明第一方案的电容器。
在形成下电极的步骤(e)中，用绝缘帽层用的已构图的绝缘层用作掩模。由于加了绝缘帽层，因此，能防止增加必需的工艺步骤数量。
按本发明第三方案，提供为半导体器件设计的另一电容器，它包括其中有导电接触栓的层间绝缘层上形成的扩散阻挡层。扩散阻挡层的底面与接触栓接触。通常，在半导体衬底上形成层间绝缘层。
在扩散阻挡层上形成厚的下电极。下电极包括有顶面，底面和侧面的中心部分，和在中心部分周围的壳部。壳部覆盖中心部分的顶面和底面。中心部分的底面不被壳部覆盖并与扩散阻挡层接触。下电极的壳部有凸面和圆形面，下电极壳部有阻挡氧扩散的性能。
形成电容器介质层，覆盖下电极，并与下电极壳部的凸面和圆形表面接触。电容器介质层与下电极的壳部的圆形表面接触。
电容器介质层上形成与其接触的上电极。
电容器介质层夹在上下电极之间，由此构成电容器结构。
按本发明第三方案的电容器，下电极包括中心部分和包围中心部分的壳部分，并有阻止氧的扩散阻挡特性。换句话说，有阻挡氧的扩散阻挡特性的壳部覆盖或保护中心部分。
此外，层间绝缘层上形成的扩散阻挡层防止在高温处理中氧化。结果，即使设置了扩散阻挡层，也能防止下电极的接触电阻增大。
按本发明第三方案的电容器的另一优选实施例中，下电极的中心部分完全被其壳部覆盖。
按本发明第三方案的电容器的另一优选实施例中，下电极的中心部分被其壳部部分覆盖而中心部分的顶面不被壳部覆盖。
按本发明第三方案的又一实施例中，层间绝缘层上形成有阻挡硅的扩散阻挡特性的扩散阻挡层。
按本发明第四方案，提供按本发明第三方案的电容器的制造方法。它包括以下步骤(a)至(f)(a)制备其中有导电接触栓的层间绝缘层。
(b)层间绝缘层上形成扩散阻挡层，使扩散阻挡层的底面与接触栓接触。
(c)扩散阻挡层上形成下电极的中心部分。中心部分有顶面，底面和侧面。中心部分的底面与扩散阻挡层接触。
(d)用具低台阶覆盖能力的方法，如PVD法，淀积导电材料以覆盖下电极中心部分，以形成下电极的壳部。
壳部不覆盖中心部分的底面，而中心部分的底面与扩散阻挡层接触。下电极的壳部有凸面和圆形表面。下电极的壳部有阻挡氧的扩散阻挡性能。
(e)形成覆盖下电极的电容器介质层，使得电容器介质层与下电极壳部的凸面和圆形表面接触。
(f)电容器介质层上形成与其接触的上电极。
电容器介质层夹在上下电极之间，由此构成电容器结构。
按本发明第四方案的电容器的制造方法，能制造按本发明第三方案的电容器。
按本发明第四方案的方法的优选实施例中，按形成下电极的壳部的步骤(d)淀积导电材料，覆盖下电极中心部分的顶面和侧面。
按本发明第四方案的方法的另一实施例中，按形成下电极的壳部的步骤(d)淀积导电材料，覆盖下电极中心部分的顶面和侧面。之后，选择除去淀积的导电材料，使在形成电容器介质层的步骤(e)之前下电极的中心部分的顶面不覆盖。
按本发明第四方案的方法的又一实施例中，用对氧有阻挡功能的材料形成下电极的壳部。
为使本发明容易实施，以下结合
。
图1是常规电容器的局部剖视图；图2是另一常规电容器的局部剖视图；图3是按本发明第一实施例的电容器的局部剖视图；图4A至4F分别是说明图3所示第一实施例的电容器的制造方法的电容器的局部剖视图；图5是按本发明第一实施例和第一对比例的电容器的漏电流密度与所加电压之间的关系曲线图；图6是按本发明第一实施例和第二对比例的电容器的漏电流密度和介电常数与所加电压之间的关系曲线图；图7是按本发明第二实施例的电容器的局部剖视图；图8A至8C分别是说明图7所示按本发明第二实施例的电容器的制造方法的局部剖视图；图9是按本发明第一实施例的电容器的漏电流密度分布曲线图；图10是图7所示按本发明第二实施例的电容器的漏电流密度分布曲线图；图11A是按本发明第三实施例的电容器的局部剖视图；图11B是按本发明第四实施例的电容器的局部剖视图；图12是按本发明第五实施例的电容器的局部剖视图；图13是按本发明第五实施例的电容器的漏电流密度与绝缘体形成温度的温度依赖关系曲线图；图14是按本发明第五实施例的漏电流密度与BST形成温度的温度依赖关系曲线图；图15是按本发明第六实施例的电容器的局部剖视图图16是本发明第六实施例和第三对比例的电容器的接触电阻与BST形成温度的温度依赖关系曲线图；图17A至17E分别是说明图15所示按本发明第六实施例的电容器的制造方法的电容器局部剖视图；图18是按本发明第七实施例的电容器的局部剖视图；图19是第四对比例的电容器的漏电流密度分布曲线图；图20是按本发明第七实施例的电容器的漏电流密度分布曲线图；图21是按本发明第八实施例的电容器的局部剖视图；图22A至22C分别是说明图21所示第八实施例的电容器的制造方法的电容器的局部剖视图；图23是按本发明第九实施例的电容器的局部剖视图；图24的按本发明第十实施例的电容器的局部剖视图；图25是按第五对比例的电容器的漏电流分布图；图26是图24所示按本发明第十实施例的电容器的漏电流密度的分布曲线图；图27是按本发明第十一实施例的电容器的局部剖视图；图28A至28C分别是说明图27所示本发明第十一实施例的电容器的制造方法的电容器的局部剖视图。
以下将参见附图详细说明本发明优选实施例。
第一实施例图3示出按本发明第一实施例的用于GB级DRAM电容器的结构。
图3中，在电阻率为0.01Ωcm的n型单晶硅(Si)衬底101的主表面上形成500nm厚的层间绝缘层102。层间绝缘层102用SiO2制成，它有填充了用磷掺杂的多晶硅构成的接触栓103的接触孔115。接触栓103的底面与衬底101接触并电连接，接触栓103的顶从层间绝缘层102露出。
尽管图3中没画，通常在衬底101中形成扩散区，而且，接触栓103与扩散区接触并电连接。
层间绝缘层102上形成厚度为400nm的下电极104，并与多晶硅接触栓103的顶接触。用导电的RuO2构成厚的下电极104，下电极有矩形横截面，有如圆形和矩形的具体的平面形状。
下电极104的顶面上形成100nm厚的绝缘帽层105。用在玻璃上的旋涂法(SOG)用SiO2制成绝缘帽层105。帽层105覆盖下电极的整个顶面，不覆盖其整个侧面。
在层间绝缘层102上用多晶BST制成厚50nm的高介电常数介质层106，以覆盖帽层105和下电极104的侧面。用电子回旋共振化学汽相淀积法(ECR-CVD)制造BST层106。
介质层106上形成厚200nm的上电极107。用Ru制造上电极107。用溅射法制造上电极107。
按本发明第一实施例的电容器，在下电极104的顶面上形成与其接触的SiO2绝缘帽层105，使绝缘帽层105覆盖下电极104的顶面但不覆盖其侧面。因此，在电容器介质层106中在绝缘帽层105周边附近会出现接疤缺陷，但不在下电极104顶角形成接疤缺陷。
而且，即使在电容器介质层106中出现如接疤之类的缺陷，但由于有帽层105存在，因此，上电极107不与下电极104接触。这就是说，上下电极107和104之间的漏电流减小。
即使在介质层106中在下电极104的顶角附近产生了接疤缺陷，确定绝缘帽层105的厚度，使上电极107与下电极104不相互接触。例如，绝缘帽层105的厚度优选为10至200nm、绝缘帽层105的厚度为50至80nm最好。
按以下方法制造按本发明第一实施例的电容器。
首先，如图4A所示，在电阻率为0.01Ω-cm的Si衬底101的主表面上用热CVD法形成500nm厚的SiO2层间绝缘层102。之后，用干腐蚀法在层间绝缘层102中形成穿通的接触孔115。
在层间绝缘层102上用CVD法形成厚度为1μm的掺磷的多晶硅层(没画)，以填充层102的接触孔115。之后，用反应离子腐蚀(RIE)法用氯气(cl2)作腐蚀气体选择深腐蚀掺磷的多晶硅层，由此，留下接触孔115中的多晶硅膜。如图4A所示，在层间绝缘层102的接触孔115中形成多晶硅栓103。
之后，在室温下，用反应溅射法在层间绝缘层102上淀积400nm厚的RuO2层104a，其中，以Ru为靶。这一步的状态示于图4A中。
用SOG法在淀积好的RuO2层104a上覆盖有机二氧化硅，由此形成400nm厚的二氧化硅层。之后，在350℃对二氧化硅层退火1小时，形成SOG-SiO2层105a，如图4B所示。
SOG-SiO2层105a上形成光刻胶膜(没画)后，对光刻胶膜曝光和显影，构成与下电极104有相同平面图形的光刻胶掩模(没画)。用光刻胶掩膜，用ECR等离子腐蚀法，用CH3作腐蚀气体对SOG-SiO2层105a刻图。之后，去掉光刻胶掩模。这时的状态示于图4c中。
而且，用已构图的SOG-SiO2层105a作掩模用ECR等离子腐蚀法，用cl2和O2的混合物作腐蚀气体对底层RuO2层104a刻图，衬底温度设定为室温，气压设定为2mtorr，至下层层间绝缘层102曝光为止。
经过该腐蚀工艺，RuO2层104a的厚度减为约100nm厚，以形成绝缘帽层105和下电极104。该状态示于图4D。
由于已构图的SiO2层用作绝缘帽层105和下电极104的掩模，可防止因加了绝缘帽层105而增加必需的工艺步骤数量。
用上述工艺形成下电极104，因此，下电极104有矩形横截面，如图4D所示。
该ECR等离子腐蚀工艺之后，在层间绝缘层102上用ECR等离子增强CVD法用锶双二叔戊酰钾烷，即Sr(DPM)2,Ba(DPM)2和Ti(O-I-CH3)4的混合物作源气，在该衬底温度为550℃，源气压为7mTorr的条件下，形成50nm厚的多晶BST层105以覆盖下电极104和帽层105。该状态示子图4E中。
最后，用溅射法，用Ru靶，在层间绝缘层102上淀积厚200nm的Ru层(没画)覆盖多晶BST层105和下电极104。用ECR等离子腐蚀法，用cl2和O2气的混合气体作腐蚀气，在衬底温度为室温，源气压力为2mTorr的条件下对Ru层刻图。
因此，如图4F所示，制成按第一实施例的电容器。
为证实本发明的优点，发明人实际制造了按第一实施例的电容器，和有图1所示常规结构的电容器作第一对比例。之后，对这些电容器测量3漏电流特性，测示结果如图5所示。
如图5所示，曲线301是按第一实施例的电容器的漏电流特性，曲线302是第一对比例的电容器的漏电流特性。
从图5能看到，加到第一实施例的电容器的上下电极间的电压为1伏时，漏电流密度是4×10-9A/cm2。另一方面，加到第一对比例的电容器的上下电极间的电压为1伏时，漏电流密度是1×10-6A/cm2。它比第一实施例的漏电流密度大很多。这就是说，与第一对比例相比，第一实施例的漏电流减小。
而且，发明人实际制成了按第一实施例的电容器，和与第一实施例有相同结构的电容器，只是把多晶BST层106变成成非晶态，作为第二对比例。之后，测这些电容器的漏电流和介质常数。测试结果如图6所示。
如图6所示，参考数字303是指按第一实施例的电容器的漏电流和介质常数特性，曲线304是指第二对比例的漏电流和介质常数。
从图6看出，在按第一实施例和第二对比例的电容器的上下电极之间加1伏电压时，漏电流密度低到4×10-9A/cm2。但是，从图6看出，第二对比例的介电常数低到30，它比第一实施例的约500的介电常数低得多。
因此，证实，要达到希望的电容器特性，最好把多晶BST制成非晶态BST。单晶晶粒与非晶态区混合，和多晶晶粒与非晶态区混合，能与只用单晶BST有几乎同样的结果。
第一实施例中，用BST作高介电常数层105。但是，本发明也可用其它材料。例如，可优选以下材料。
(a)用通式ABO3表示的材料，式中A是选自Ba,Sr,Pb,Ca,La,Li和K的至少一种元素，B是选自Zr,Ti,Ta,Nb,Mg,Fe,Zn和W的至少一种元素。
例如是SrTiO3,PbTiO3,Pb(Zr,Ti)O3,(Pb,Zr)TiO3,Pb(Mg,Nb)O3,Pb(Mg,W)O3,Pb(Zn,Nb)O3,LiTaO3.LiNbO3,KTaO3,KNbO3。(b)用通式(Bi2O2)(Xm-1YmO3m+1)表示的介质材料，式中X是选自Ba,Sr,Pb,Ca,K和Bi中的至少一种元素，Y是选自Nb,Ta,Ti和W的至少一种元素，m是1至5的正整数。
例如有Bi4Ti3O12,SrBi2Ta2O9和SrBi2Nb2O9。(c)Ta2O5(d)Ba2MgF4。第一实施例中，用n型多晶硅制造接触栓103。但是，也可用对硅和/或氧有阻挡功能的材料，如RuO2制造栓103。
第二实施例图7示出按本发明第二实施例的用于GB级DRAM的电容器的构形。
按本发明第二实施例的电容器与第一实施例的结构相同，只是层间绝缘层102的部分102a的厚度比层102其余部分的厚度厚。层间绝缘层102的部分102a围绕接触栓103并正好位于下电极104下面。层间绝缘层102的部分102a厚500nm层间绝缘层102的其余部分厚300nm。
用以下方法制造按第二实施例的电容器。
首先，用与图4A至4D相同的工艺步骤制成图8A所示结构。
之后，如图8B所示，用绝缘帽层105作掩模，选择腐蚀厚500nm的层间绝缘层102使其厚度达到300nm。因此，形成围绕接触栓103的层间绝缘层102的圆柱形部分102a。
之后，如图8C所示，用与第一实施例相同的方法顺序形成BST介质层106和上电极107。
按本发明第二实施例的电容器，证实有与第一实施例相同的优点。而且，介质层106的下角109位于下电极104的底下面。因而，漏电流比第一实施例更难流动。
图9和10分别示出按本发明第一和第二实施例的电容器的漏电流分布。图9和10中，横坐标表示漏电流密度，纵坐标表示电容器数量。
发明人经以下测试得出该结果。
制备按本发明第一实施例和第二实施例的电容器各100支。之后，给上电极107和下电极104之间加偏压1伏，测试这些电容器的漏电流密度。
如图9所示，按本发明第一实施例的电容器，几乎所有电容器的漏电流密度均为4×10-9A/cm2，其中一部分电容器的漏电流密度近似为4×10-8A/cm2。另一方面，按第二实施例的电容器，如图10所示，所有电容器的漏电流均为4×10-9A/cm2。
因此，与按第一实施例的电容器相比，按第二实施例的电容器的漏电流密度更好，或分布更窄。
第三实施例图11A示出按本发明第三实施例的用于GB级DRAM的电容器的结构。
按第三实施例的电容器的结构与按第一实施例的电容器结构相同，只是在多晶硅接触栓103与下电极104之间另外还形成了扩散阻挡层110a。扩散阻挡层110a位于层间绝缘层102的接触孔115中。
显然，有与第一实施例相同的优点。
而且，扩散阻挡层110a防止多晶硅接触栓103中含的硅原子扩散进下电极104。结果，一个另外的优点是能防止因硅扩散而造成的缺陷。
第四实施例图11B示出按第四实施例的用于GB级DRAM的电容器结构。
按第四实施例的电容器的结构与第一实施例的电容器结构相同，只是在多晶硅接触栓103与下电极104之间另外形成了扩散阻挡层110b。与第三实施例不同，扩散阻挡层110b不在层间绝缘层102的接触孔115内，而在层间绝缘层102上。
扩散阻挡层110b防止接触栓103中含的硅原子扩散进下电极104。结果，有与第三实施例相同的优点。
第五实施例图12示出按本发明第五实施例的用于GB级DRAM的电容器结构。
按第五实施例的电容器有与第一实施例电容器相同的结构，只是用等离子增强CVD法在400℃制成的SiO2绝缘帽层105a代替SOG-SiO2。
图13示出按本发明第五实施例的漏电流密度作为等离子CVD-SiO2构成的帽层105a的淀积温度的函数的温度依赖关系。
从图13看出，淀积温度低于600℃时，漏电流密度保持在大约5×10-9A/cm2。但是，淀积温度等于或大于600℃时，漏电流密度迅速增大。漏电流密度增大的原因是，形成下电极104的RuO2变成RuO4或RuO3,RuO4和RuO3在淀积温度为600℃或以上时会蒸发，导致下电极104侧面的表面粗糙度增大。
因此，最好用能在600℃以下的淀积温度淀积的材料制造绝缘帽层105a。
在该第五实施例和上述的第一实施例中分别用等离子增强CVD SiO2和SOG-SiO2。但是，如果材料能在600℃以下的温度淀积，并与下电极104和介质层106有良好的粘接性能，则任何其它材料均可用于本发明。
例如，就合Si作为主要成分的氧化物和氮化物来说，硼磷硅酸盐玻璃(BPSG)，磷硅酸盐玻璃(PSG)，和等离子体增强CVD Sinx可用作为绝缘帽层105a。
不用说，绝缘帽层105a可以有用这些材料的两层结构或任何其它的多层结构。
图14示出按本发明第五实施例的漏电流密度作为BST制成的介质层106的淀积温度的函数的温度依赖关系。
从图14看出，淀积温度在600℃以下时，漏电流密度约为5×10-9A/cm2。但是，随着淀积温度升高漏电流密度迅速增大。该漏电流密度增大的原因与绝缘帽层105a所述原因相同。
因此，最好用可在600℃以下的温度淀积的材料制造介质层106。
这里，用RuO2作下电极104。但是，任何其它材料如Ru、IrO2、Ir、W、WNx、TiN、Ti和Pd均能用作本发明的下电极104。
Pt也可用于下电极104。这种情况下，不需要在600℃以下的温度淀积介质层106和下电极104。这是因为Pt不蒸发。
第六实施例图15示出按本发明第六实施例的用于GB级DRAM的电容器的结构。
图15中，尽管硅衬底上形成许多存贮电容器，但为了简化说明，图15中只画出其中的两个电容器。这些电容器与另一电容器的结构相同。
图15中，在电阻率为0.01Ω-cm的n型单晶Si衬底101的主表面上形成500nm厚的层间绝缘层102。层间绝缘层102用SiO2制成，它有填充了掺磷多晶硅制成的接触栓103的两个接触孔115。接触栓103的底面与衬底101接触并电连接，接触栓103的顶从层102露出。
层间绝缘层102上形成与多晶硅接触栓103的顶接触的厚度为100nm的两个扩散阻挡层110。扩散阻挡层110阻挡Si扩散，它用TiN制成。
在相应的扩散阻挡层110上形成厚300nm的两个下电极104的两个中心部分112。用导电的RuO2制成有矩形横截面的下电极104的中心部分112。
构成覆盖相应的中心部分112的下电极104的两个壳部分111。用导电的RuO2构成有圆形表面的下电极104的壳部分111。如图15所示。因此，壳部111的区域是圆形，结果，下电极104与其侧面之间的中心部分112的顶角附近不形成边缘。
数字111a指示两个下电极104之间的层间绝缘层102上淀积的冗余的RuO2。
形成覆盖下电极104的多晶BST制造的高介电常数介质层106。介质层106与下电极104的壳部111的圆形表面，冗余的RuO2表面和没覆盖的层间绝缘层102接触。壳部111相互电隔开，因为，即使两个壳部111之间存在冗余的RuO2，也用介质层106把两个壳部111分开。
介质层106上形成上电极107，用Ru制成与介质层106接触的上电极107。
按本发明第六实施例的电容器，下电极104的每一个包括RuO2中心部分112和围绕中心部分112的RuO2壳部分111。壳部分111有阻挡氧的扩散阻挡性能。因此，用有阻挡氧的扩散阻挡性的壳部分111覆盖或保护中心部分112。
因此，层间绝缘层102上形成的扩散阻挡层110防止在随后的热处理中氧化。结果，即使设置了扩散阻挡层110，能防止每个下电极104的接触电阻增大。
此外，即使在介质层106中出现接疤缺陷，但由于存在下电极104的壳部分111的圆形表面，也能防止上电极107与下电极104接触。因此有使上下电极107与104之间的漏电流减小的优点。
用以下方法制造按第六实施例的电容器。
首先，如图17A所示，在电阻率为0.01Ω-cm的硅衬底101的主表面上用热CVD法形成500nm厚的SiO2层间绝缘层102。之后，用干腐蚀法在层间绝缘层102中形成穿透的接触孔115。
在层间绝缘层102上用CVD法形成填充层102的接触孔115的1μm厚的掺磷多晶硅层(没画)。之后，用RIE法用cl2作腐蚀气体选择深腐蚀掺磷多晶硅层，只留下接触孔115中的多晶硅膜。因此，在层间绝缘层102中形成多晶硅栓103，如图17A所示。
之后，在室温下用反应溅射法，用Ti靶，在层间绝缘层102上淀积100nm厚的TiN层110。该状态示于图17A中。
而且，在室温下用反应溅射法，用Ru靶，在TiN层110上淀积300nm厚的RuO2层112。该状态示于图17B中。
在这样淀积的RuO2层112上形成光刻胶膜(没画)。之后，对光刻胶膜曝光和显影，形成与下电极104的中心部分112有相同平面图形的光刻胶掩模(没画)。用光刻胶掩模，用ECR等离子腐蚀法对RuO2层112和TiN层刻图，形成下电极的中心部分112和相应的扩散阻挡层110。之后，去掉光刻胶掩模。该状态示于图17C中。
此后，用反应溅射法淀积覆盖下电极104的中心部分112的RuO2层(没画)。由于RuO2的反应溅射法有低台阶覆盖能力，因此，几乎所有的RuO2层淀积在邻近中心部分111的顶面和侧面上，由此，形成下电极104的RuO2壳部111，如图17D所示。该工艺中，少量RuO2层淀积在相邻的中心部分112之间的层间绝缘层102的没覆盖的表面上，由此，形成冗余RuO2111a。
由于有低台阶覆盖能力，中心部分112上形成的RuO2壳部分111在位置113处与邻近的冗余RuO2隔开和电绝缘，如图17E所示。因此，有不对RuO2层构图而能形成壳部111的优点。这就是说，必需的工艺步骤数不会因为加了壳部112而增多。
确定RuO2层的厚度使相邻的壳部分111与其它的壳部分电隔开。
而且，用与第一实施例相同的方法，形成覆盖下电极104的多晶BST层106，之后，在BST层106上形成上电极107，如图15所示。
由此制成按第六实施例的电容器。
用按第六实施例的方法，用有差的台阶覆盖能力的反应溅射法(PVD方法之一)形成下电极104的RuO2壳部111。而且，用下电极104的中心部分112把壳部111用的RuO2层自动分割开，并在位置113与其它壳部电隔开，而不用对RuO2层刻图。
如果用蒸发法(PVD法之一)形成RuO2壳部111也有相同的优点。
为证实本发明的优点，发明人实际制造了按本发明第六实施制成的电容器，并制造有常规结构的电容器作为第三对比例。第三对比例与第六实施例有相同结构，只是省去了RuO2壳部分112。之后，测这些电容器的下电极的接触电阻。结果如图16所示。
如图16所示，曲线306是指按第六实施例的电容器的接触电阻特性，曲线305是指第三对比例的接触电阻特性。
从图16的曲线305看出，第六实施例中，接触电阻与BST层106的淀积温度基本无关。其原因是，RuO2壳部111有效地防止了环境中的氧扩散进下电极104的中心部分112。
另一方面，从图16中的曲线306看出，第三对比例中，下电极的接触电阻随BST层的淀积温度升高而增大。其原因是，扩散阻挡层110因加热而逐渐氧化。最后，第三对比例的电容器失去了电容器功能。
第六实施例中，用TiN制造阻挡硅的扩散阻挡层110，用RuO2制造阻挡氧的壳部或扩散阻挡层111。但是，也能用TiO2或TiS2制造阻挡Si的扩散阻挡层110。可用RuO2、Ru、IrO2、Ir、W或WNx制造下电极104的壳部111。
第七实施例图18示出按本发明第七实施例的用于GB-级DRAM的电容器结构。
按第七实施例的电容器与第六实施例的电容器结构相同，只是层间绝缘层102的两个部分102a的厚度比层102其余部分厚。围绕相应的接触栓103的层间绝缘层102的部分102a正好在相应的下电极104下面。层间绝缘层102的部分102a的厚度为500nm。绝缘层102其余部分的厚度为300nm。
为证实本发明的优点，发明人实际制造了按第七实施例的电容器和有与第七实施有相同结构只是没设下电极104的壳部111的作为第四对比例的电容器各100只。
图19和20分别画出按第四对比例和第七实施例的电容器的漏电流密度分布。
如图19所示，按第四对比例的电容器，几乎所有电容器的漏电流密度近似为1×10-6A/cm2，但其中一部分是短路。
另一方面，如图20所示，按第七实施例的电容器中，所有电容器的漏电流密度是4×10-9A/cm2。因此，与按第四对比例的电容器相比，按第七实施例的电容器的漏电流密度分布更好。
按第七实施例的电容器，由于下电极104的每个壳部111有圆形表面，无边缘，因此在BST层106中无接疤和裂缝缺陷。
而且，与第二实施例相同的原因，即使在BST层106中出现如接疤和裂缝这样的缺陷，上电极107与下电极104之间也不相互接触。使漏电流减小。
第八实施例图21示出按本发明第八实施例的用于GB级DRAM的电容器结构。
按第八实施例的电容器与按第七实施例的电容器的结构相同，只是中心部分112的顶从相应的壳部111a露出，并去掉了层间绝缘层102上的冗余RuO2层。
用以下方法制造按第八实施例的电容器。
首先，如图22A所示，形成层间绝缘层102中的两部分102a，使其厚度比层102的其余部分厚度厚。层间绝缘层102的围绕相应的接触栓103的部分102a正好在相应的下电极104下面。层间绝缘层102的部分102a的厚度为500nm，层间绝缘层102的其余部分的厚度为300nm。
之后，形成覆盖下电极104的中心部分112和扩散阻挡层110的RuO2层111′，如图22B所示。
此后，深腐蚀RuO2层111′，直到RuO2层111′在下电极104的中心部分112之间分割开或隔开为止，如图22C所示。该腐蚀中，去掉层间绝缘层102上的冗余RuO2。
后续工艺与第七实施例的工艺相同。
另一个优点是，与第七实施例相比，通过调节图22C所示的深腐蚀工艺的深腐蚀条件，能大范围控制RuO2层111′的厚度。
由于构成的位置113较宽，另一个优点是，能防止相邻的下电极104之间短路，与第七实施例相比，能提高器件的隔离性能。
第九实施例图23示出按本发明第九实施例的用于GB-级DRAM的电容器结构。
按第九实施例的电容器与按第八实施例的电容器结构相同，只是在下电极104的壳部112的顶上形成绝缘帽层105。
第十实施例图24示出按本发明第十实施例的用于GB级DRAM的电容器的结构。
按第十实施例的电容器与图7所示第三实施例的电容器有相同结构，只是不形成绝缘帽层。尽管该结构与图1所示结构相同，该结构与图1所示常规结构的差别是用PVD法而不用CVD法形成电容器介质层106。
为了证实本发明的优点，发明人实际制造了按第十实施例的电容器和有图1所示常规结构的电容器各100只。之后，测这些电容器的漏电流特性。
图25和26分别示出按第十实施例和按图1所示常规结构的电容器的漏电流密度分布。
从图25和26看出，与图1所示的有常规结构的电容器相比，按第十实施例的电容器的漏电流密度的波动范围窄，改善了漏电流特性。具有该优点的原因如下与CVD法相比，溅射法的粒子定向性更好，因此，溅射出的粒子不覆盖下电极104的侧表面的表面粗糙度，使介质层106的厚度不均匀，使介质层106的质量变坏。
第十一实施例图27示出按本发明第十一实施例的用于GB-级DRAM的电容器结构。按第十一实施例的电容器与图3所示第一实施例的电容器结构相同，只是用SiNx制造绝缘帽层105，并有下电极104的每个下角处形成SiO2层114。因此，由于有SiO2层114，即使下电极104的下角处的BST层106中出现接疤和裂缝之类的缺陷，也能保证上下电极107与104之间不会相互接触。与图3所示第一实施例相比，能进一步减小漏电流。
图28A至28C展示出按第十一实施例的电容器制造方法。
如图28A所示，在层间绝缘层102上用CVD法形成厚度为200nm覆盖下电极104和SiNx帽层105的SiO2层114。
之后，如图28B所示，对形成的SiO2层114深腐蚀选择留下下电极104的下角处的SiO2层。
而且，按与第一实施例相同的方法进行后续工艺，形成图28C所示的结构。已说明了本发明的优选形式，本行业的技术人员可以知道，不脱离本发明精神和发明范围还会有各种改型。因此，所附的权利要求书规定了本发明的范围。
权利要求
1.电容器，包括(a)在层间绝缘层上形成的厚的下电极；所述下电极有顶面，底面和侧面；述下电极的底面与层间绝缘层相对；(b)所述下电极的所述顶面上形成的与其接触的绝缘帽层；所述绝缘帽层覆盖所述下电极顶面，不覆盖所述下电极的所述侧面；(c)形成的覆盖所述下电极和所述绝缘帽层的电容器介质层；所述电容器介质层与所述绝缘帽层和所述下电极的所述面接触；和(d)所述电容器介质上形成的与其接触的上电极；其中，所述电容器介质层夹在所述上下电极之间，由此构成电容器结构。
2.按权利要求1的电容器，其中，所述层间绝缘层的一部分的厚度比其余部分的厚度厚；而且，其中所述层间绝缘层的一部分围绕所述层间绝缘形成的导电接触栓，并正好在所述下电极下面。
3.按权利要求1的电容器，还包括所述下电极与所述层间绝缘层接触孔内形成的导电接触栓之间形成的扩散阻挡层；其中，所述扩散阻挡层有阻止所述接触栓中包含的Si原子扩散进所述下电极的功能。
4.按权利要求3的电容器，其中，所述扩散阻挡层位于所述接触孔内。
5.按权利要求3的电容器，其中，所述扩散阻挡层位于所述层间绝缘层上。
6.按权利要求1的电容器，其中，所述绝缘帽层由用等离子增强CVD法淀积的BST构成。
7.按权利要求1的电容器，还包括在所述层间绝缘层上形成的在所述下电极的下角处包围所述下电极的附加的绝缘层；其中，所述的附加绝缘层被所述电容器介质层覆盖。
8.电容器的制造方法，包括以下步骤(a)制备层间绝缘层；(b)形成用于所述层间绝缘层上的厚的下电极的导电层；(c)所述导电层上形成绝缘层；(d)对所述绝缘层构图，使其具有与所述下电极有相同的平面图形，由此，形成绝缘帽层；(e)用所述已构图的绝缘层作掩模，对导电层构图，形成所述厚的下电极；所述下电极有顶面，底面和侧面；所述下电极底面与所述层间绝缘层相对；所述下电极的所述顶面与所述绝缘帽层接触；所述下电极的侧面不被所述绝缘帽层覆盖；(f)形成覆盖所述下电极和所述绝缘帽层的电容器介质层；所述介质层与所述绝缘帽层和所述下电极的所述侧面接触；和(g)在所述介质层上形成与其接触的上电极。其中，所述介质层夹在上下电极之间，以此构成电容器结构。
9.按权利要求8的方法，其中，用CVD法进行形成电容器介质层的步骤(f)。
10.按权利要求8的方法，还包括选择腐蚀所述层间绝缘层，以形成其厚度比所述层间绝缘层其余部分厚度厚的层间绝缘层部分；其中，所述层间绝缘层的部分围绕所述接触栓，并正好在所述下电极的下面。
11.电容器，包括(a)在其中有导电接触栓的层间绝缘层上形成的扩散阻挡层；所述扩散阻挡层的底面与所述接触栓相接触；(b)所述扩散阻挡层上形成的厚的下电极；所述下电极包括有顶面、底面和侧面的中心部分，和围绕所述中心部分的壳部；所述中心部分的顶面和底面用所述壳部覆盖；所述中心部分的底面不用所述壳部覆盖，并与所述扩散阻挡层接触；所述下电极的所述壳部有凸面和圆形面；所述下电极的所述壳部有阻挡氧的扩散阻挡性能；(c)形成的电容器介质层，覆盖所述下电极与所述下电极的所述壳部的凸面和圆形表面接触；所述电容器介质层与所述下电极的所述壳部的所述圆形表面接触；(d)所述电容器介质层上形成的与其相接触的上电极；其中，所述电容器介质层夹在所述上下电极之间，由此构成电容器结构。
12.按权利要求11的电容器，其中，所述下电极的所述中心部分完全被所述壳部覆盖。
13.按权利要求11的电容器，其中，所述下电极的所述中心部分部分地被所述其壳部覆盖，所述中心部分的所述顶面不被壳部覆盖。
14.按权利要求11的电容器，其中，在所述层间绝缘层上形成的扩散阻挡层有阻挡硅的扩散阻挡性能。
15.电容器的制造方法，包括以下步骤(a)制备其中有导电接触栓的层间绝缘层；(b)所述层间绝缘层上形成扩散阻挡层，所述扩散阻挡层的底面与所述接触栓接触；(c)所述扩散阻挡层上形成下电极的中心部分；所述中心部分有顶面，底面和侧面；所述中心部分的底面与所述扩散阻挡层接触；(d)用有低台阶覆盖能力的方法淀积覆盖所述下电极的所述中心部分的导电材料，由此形成所述下电极的壳部；所述中心部分的底面不用所述壳部覆盖并与所述扩散阻挡层接触；所述下电极的所述壳部有凸面和圆形表面；所述下电极的所述壳部有阻挡氧的扩散阻挡性能；(e)形成覆盖所述下电极的电容器介质层，所述电容器介质层与所述下电极的所述壳部的所述凸面和圆形表面接触；和(f)所述电容器介质上形成与其接触的上电极；其中，所述电容器介质层夹在上下电极之间，由此构成电容器结构。
16.按权利要求15的方法，其中，在形成所述下电极的所述壳部的步骤(d)中，淀积覆盖所述下电极的中心部分的所述顶面和侧面的导电材料。
17.按权利要求15的方法，其中，在形成所述下电极的所述壳部的步骤(d)中，淀积覆盖所述下电极的中心部分的所述顶面和侧面的导电材料；其中，在形成所述电容器介质层的步骤(e)之前，选择去掉所述的淀积的导电材料，使所述下电极的所述中心部分的顶面不覆盖。
18.按权利要求15的方法，其中，用有对氧阻挡功能的材料形成所述下电极的所述壳部分。
全文摘要
提供一种有高介电常数的电介质和厚的下电极的电容器,使漏导电流减小。厚的下电极形成在层间绝缘层上。通常,层间绝缘层形成在半导体衬底上。下电极有顶面、底面和侧面,顶面与层间绝缘层相对。下电极顶面上形成与其接触的绝缘帽或覆盖层。绝缘帽或覆盖层覆盖下电极顶面,不覆盖下电极侧面。形成覆盖下电极和绝缘帽或覆盖层的电容器介质层。电容器介质层与绝缘帽或覆盖层和下电极的侧面接触。电容器介质层上形成与其接触的上电极。电容器介质层夹在上下电极之间以构成电容器结构。
文档编号H01L21/822GK1208965SQ9811507
公开日1999年2月24日 申请日期1998年5月28日 优先权日1997年5月29日
发明者山口弘 申请人:日本电气株式会社