专利名称：薄膜电容器及其制造方法
技术领域：
本发明涉及薄膜电容器及其制造方法，详细地说特别涉及作为半导体装置用、集成电路用而使用的薄膜电容器。
目前，伴随着以DRAM(Dynamic Random Access Memories)为开始的半导体记忆元件的集成度的提高，作为容量绝缘膜，对取代硅氧化膜和硅氮化膜，以(Ba，Sr)TiO3开始的各种高导电率氧化物进行了大量研究。
在容量膜上使用氧化物时，直至目前可以采用的聚硅电极由于和高导电率氧化物发生界面氧化等问题而不能使用，对于电极，正在大量研究Pt、Ru等金属电极和导电性的一些金属氧化物、TiN等导电性氮化物。
另一方面，对具有上部电极/高导电率氧化物/下部电极构造的薄膜电容器一直进行着各种研究，给出报告。这基本上是关于该薄膜电容器重要特性的容量特性和泄漏特性改进方法的报告。
例如，作为上部电极的现有技术，给出下面的报告。即，作为第一个现有技术，在第44界应用物理学关系联合讲演会予稿集(1997)NO.2，398页中报告了薄膜电容器具有Ru/(Ba，Sr)TiO3/Ru的构造，在通过包括采用MOCVD方法将(Ba，Sr)TiO3成膜的工序和采用DC溅射法将由Ru构成的上下电极成膜的工序的制造方法制造的薄膜电容器，获得了换算成硅的薄膜厚度为0.34纳米，泄漏特性为～10-8A/cm2的良好容量特性和泄漏特性。
作为第2个现有技术，在JJAP(Japanese Journal of AppliedPhysics，vol，36，No.98)5860～5865页中记载了具有Pt/(Ba，Sr)TiO3/Pt构造的薄膜电容器，在通过包括采用RF磁控管溅射法将(Ba，Sr)TiO3成膜的工序和将由Pt构成的上下电极成膜的工序的制造方法制造的薄膜电容器上，测定作为上部电极的Pt的溅射成膜条件变化时，泄漏特性的变化，与溅射DC功率为0.5kW和1.0kW时相比，0.2kW时的泄漏特性在施加-1V时，要好2～3位的程度。
其原因是因为上部电极表面粗糙减少了上部电极和BST界面(和高导电率氧化物膜层的界面)的肖特基势垒高度。
另外，对于目前的这些薄膜电容器，发现有许多关于该高导电率氧化物膜和该下部电极的构造的专利，而关于在该薄膜电容器的上部电极的专利则不多见。
其缘由是该下部电极和该高导电率氧化物膜层由于受到后面的加工工序的很大影响，所以进行了很多开发和研究，而对于该上部电极，由于其主要用途是与地连接，所以对该上部电极的关注薄弱。
本发明者努力研究了所说薄膜电容器中的上部电极对该薄膜电容器的特性产生影响的各种因素，结果发现该高导电率氧化物膜层和该上部电极界面的状态对该薄膜电容器的泄漏特性、密合性等产生很大影响。
即，在上述第一个现有例子中，通过将Ru作为该上部电极使用，可得到～10-8A/cm2的良好的泄漏特性。
但是，应用上述第一个现有例子，形成由Ru/(Ba，Sr)TiO3/Ru构造构成的薄膜电容器，在O2、N2气体中在500℃下施以30分钟的温度磁滞。
其结果是泄漏特性恶化。究其原因，结果发现，根据TEM观察和局部EDX分析的结果，显然是由于在Ru和(Ba，Sr)TiO3的界面上的Ru的氧化和Ru向由(Ba，Sr)TiO3构成的高导电率氧化物膜侧扩散的缘故。
通常，在形成该上部电极之后，由于承受布线和形成保护膜时的退火等的高温磁滞、一般是在350℃以上的加热处理，所以在采用容易氧化的金属作为该上部电极时，由该热处理引起的泄漏特性恶化是无法回避的实事。
在形成该上部电极膜层时，例如，在溅射时施加电力高的条件下，该上部电极一被成膜，在不施以热处理的状态下，必定存在Ru的氧化和Ru向由(Ba，Sr)TiO3等构成的高导电率氧化物膜层侧扩散。
另一方面，在第2个现有技术中，通过降低实施DC溅射方法时的功率，即通过降低成膜速度，缓慢地进行成膜处理，可判断泄漏特性可以改善2～3位的程度，在所说的条件下，成膜速度(成膜速度)大约减少1/4，遭记载载孪□‘％□(□$apanese Journal of Applied Physics)5860页的表1中，因此，引起充放电能力降低，降低了生产率。
应用上述第2个现有例子，形成由Pt/(Ba，Sr)TiO3/Pt构造构成的薄膜电容器，评价密合性的结果是可确定对于DC溅射方法，不降低功率，膜的这种的密合力也会降低。
即，密合性的降低会引起半导体装置的可靠性和有效利用降低的问题。
另一方面，作为该上部电极，从防止氧化或者防止扩散的观点来看，使用Pt是较好的，在使用Pt时，由于从Pt放射出α射线，在由厚度厚的Pt形成的膜层形成该上部电极时，在该α射线的影响下，发生软化误差，因此还存在所谓的不可能使由该Pt构成的上部电极的膜厚变的更厚的问题。
在特开平7-221197号公报中，揭示了将钌(Ru)作为下部电极使用的技术，没有对上部电极的构成作任何说明。
在特开平8-17806号公报中，说明了关于具有Pt/(Ba，Sr)TiO3/Pt构造的薄膜电容器的制造方法，但是也没有对在使用Pt作为上部电极时对该薄膜电容器的容量特性产生不良影响有任何说明，也没有发现对于通过调整上部电极的构成来改进薄膜电容器特性的技术思想有任何暗示。
本发明的目的在于提供在改进上述现有技术的缺点，具有良好容量特性的同时，可以在施以高温磁滞之后仍保持良好泄漏特性的、采用高导电率氧化物膜的薄膜电容器，和在提高该薄膜电容器的充放电能力的同时，通过改变密合性提高有效利用的薄膜电容器的制造方法。
为了达到本发明的上述目的，基本上采用下面记载的技术构成。
即，本发明的第一个方案是在半导体基板上按顺序形成至少由下部电极层、高导电率氧化物层、上部电极层构成的薄膜电容器，是该上部电极层由更多个电极层构成的薄膜电容器。而本发明的第2个方案是在包括在半导体基板上将由单层或者多层构成的下部电极层成膜的第1个工序，和在该下部电极层上将高导电率氧化物膜成膜的第2个工序，和在该高导电率氧化物膜上将由多个电极膜层构成的上部电极层成膜的第3个工序的薄膜电容器的制造方法中，该第3个工序包括通过选自溅射法或者化学气相成长法(CVD法)或者蒸镀法中一种方法形成该上部电极连接在该高导电率氧化物上的第1上部电极膜层的第1电极膜成形工序，和采用与该第1上部电极膜层不同的成膜条件，将在该第1上部电极膜层上形成的第2上部电极膜层或者在第2上部电极膜层上面进而形成的其它上部膜层的任意一层的第2个电极膜成形工序的薄膜电容器的制造方法。
本发明的该薄膜电容器和该薄膜电容器的制造方法，由于采用上述技术构成，所以可提供即使以容易氧化并通过在高导电率氧化物膜内容易扩散的反应性离子腐蚀加工的导电性材料作为上部电极在高导电率氧化物膜层上成膜，也具有良好的容量特性和在施加高温磁滞之后保持良好泄漏特性的薄膜电容器。
在本发明中，如上所述，用至少第1上部电极层104和第2上部电极层107构成该上部电极层，通过特定组合各上部电极层的使用材料，可以解决现有的问题。
换言之，在上述现有方法中，由于薄膜电容器的上部电极是单层的，在后续工序中的高温热磁滞影响下，由于该上部电极被氧化，该上部电极的构成成分在高导电率氧化物膜102内扩散，容量特性、特别是泄漏电流密度恶化，与此不同，在本发明中，与现有薄膜电容器相比，泄漏电流密度可以保持良好且稳定。
如上面的现有例子所示，在上部电极使用Pt时，不仅成本增大，还会发生所谓的由α射线引起的程序误差的不良影响，进而出现所谓Pt是难加工材料的问题，但是在本发明中，在第1上部电极层104中使用Pt时，由于其厚度可以变薄，所以可充分发挥作为本发明目的的作用效果，因此，不会出现上述的所有现有问题，而且也解决了向该高导电率氧化物膜102扩散或者由高温热磁滞引起的氧化的问题。
下面参照附图详细说明本发明的薄膜电容器和薄膜电容器的制造方法的具体例子。
图1是说明本发明薄膜电容器构造的概要截面图，图中表示是在半导体基板101上至少由下部电极层102、高导电率氧化膜层103和上部电极层105按照该顺序形成的薄膜电容器1，该上部电极层105由进而多个电极层104、107构成的薄膜电容器1。
在本发明的该薄膜电容器1中，构成与该高导电率氧化物膜层103接触的该上部电极层105的第1上部电极层104最好含有以难以被氧化，或者向该高导电率氧化物膜层103的扩散性低的物质为主的物质。
而且，在本发明中，希望该高导电率氧化物膜层103使用含有以(Ba，Sr)TiO3为主的物质。
另一方面，希望本发明中该第1上部电极层104含有Pt、Au、Ag、Pd、Ni、Co中至少一种金属或者其合金，由构成该上部电极层105的第1上部电极层104构成上层的第2上部电极层107或者由该第2上部电极层107构成上层的其它上部电极层(未图示)，最好采用比该第1上部电极层加工性好的高导电性材料进行构成。
在本发明中，由构成该上部电极层105的第1上部电极层104构成上层的第2上部电极层107或者由该第2上部电极层107构成上层的其它上部电极层(未图示)，最好采用通过反应性离子腐蚀可加工的导电性材料进行构成。
作为可通过该反应性离子腐蚀加工的导电性材料，例如，至少要含有Ru、RuO2、Ir、IrO2中的任意一个。
在本发明的该薄膜电容器1中，对该下部电极层102没有特别限定，希望使用在该上部电极上所使用的导电性材料来形成，而该下部电极102可以以单层构成，而且，可以由多个下部电极层构成。
在本发明的该薄膜电容器1中，构成该上部电极层的第1上部电极层的厚度，相对于由第1上部电极层构成上层的第2上部电极层或者该由第2上部电极层构成上层的其它上部电极层的厚度来说，最好设定为其厚度的约十分之一至二十分之一。
作为一个本发明薄膜电容器1的基本构成的实例是与在基板101上形成的任意下部电极102的上层上形成的高导电率氧化物膜层103上进行直接接触的该第1上部电极层104受到该高导电率氧化物膜102中所含氧等的影响，即使在经过承受后加工工序中特别是350℃以上的加热处理的高温热磁滞之后，仍保持不被氧化的特性，而且没有在该高导电率氧化物膜102内部扩散，例如，使用由选自Pt、Au、Ag、Pd、Ni、Co中至少一种金属和其合金的金属材料构成的物质，在该第2上部电极层107上，作为可通过反应性离子腐蚀加工的导电性材料，例如，可使用由含有Ru、RuO2、Ir、IrO2中任意一个的金属材料构成的物质。
该上部电极层由至少第1上部电极层104和第2上部电极层107构成，通过特定组合各上部电极层中的使用材料，可以解决现有的问题。
在上述现有方法中，由于薄膜电容器的上部电极为单层，在后续工序的高温热磁滞影响下，该上部电极被氧化，该上部电极层的构成成分在高导电率氧化物膜102内扩散，因此容量特性，特别是泄漏电流密度产生恶化，与此不同，在本发明中，如后面所述，与现有薄膜电容器相比，可更好更稳定地维持泄漏电流密度。
如上述现有例子所述，上部电极使用Pt时，不仅成本增高，还会发生所谓的由α射线引起程序误差的不良影响，进而存在所谓的Pt是难以加工材料的问题，在本发明中，第1上部电极层104使用Pt时，即使其厚度薄，也可充分发挥本发明目的的作用效果，因此，不会发生上述所有现有问题，并且也解决了向该高导电率氧化物膜102扩散或者由高温热磁滞引起的氧化问题。
参照图3说明本发明的薄膜电容器制造方法的具体实例，例如，构成薄膜电容器的制备方法在包括在半导体基板101上将由单层或者多层构成的下部电极层102成膜的第1工序(步骤(1))，在该下部电极102上将高导电率氧化物膜层103成膜的第2工序(步骤(2))和在该高导电率氧化物膜层103上将由多层电极膜层形成的上部电极层105成膜的第3工序(步骤(3))的薄膜电容器制造方法中，该第3个工序是由通过选自溅射法或者化学气相成长法(CVD法)或者蒸镀法的方法形成该上部电极层105连接在该高导电率氧化物膜层103上的第1上部电极膜层104的第1电极膜成形工序(步骤(4))，和采用与该第1上部电极膜层104不同的成膜条件，在该第1上部电极膜层104上形成的第2上部电极膜层107或者第2上部电极膜层107上形成其它上部膜层(未图示)的任意一层的第2个电极膜成形工序(步骤(5))。
作为在本发明薄膜电容器的制造方法中使用的成膜条件，应考虑分条件是基板温度、成膜材料的选择、膜厚度、成膜速度、成膜温度、在靶子上施加的溅射电压、气体压力、成膜方法等，根据成膜方法，本发明中最重要的是成膜速度或者给靶子施加的溅射电压。
例如，在本发明中，使用Pt形成在高导电率氧化物膜102上形成的上部电极层105的第1上部电极层104，使用Ru形成该上部电极105的第2上部电极层107时，由于Pt加工很难，并出现α射线的问题，所以该第1上部电极层104需要尽可能薄地成形。
在该高导电率氧化物膜103上形成第1上部电极层104时，在使用溅射方法的情况下，如果使用更高的能量，由于对该高导电率氧化物膜层有损伤，所以必须在尽可能降低电压的状态下进行溅射。
为此，较好的是，例如，在使用Pt形成该第1上部电极层104的情况下，通过将向溅射用靶子上施加的电压，例如设定在5.1W/cm2以下，以缓慢的成膜速度形成很薄的层，从而，上述问题可全部解决。
对于所采用的条件，如后面所描述的，如图2所示，对于由Ru构成单层形成上部电极105的现有技术制造的薄膜电容器，热磁滞后的特性来说，本发明薄膜电容器的热磁滞后的泄漏特性得到很大改善。
在本发明中，希望尽可能降低溅射靶子的施加电压，本发明者们的试验表明对该靶子施加的电压在1.7W/cm2以下，最好在0.6W/cm2以下，可获得良好的结果。
根据本发明者们的试验，如果对溅射用靶子施加的电压在5.1W/cm2以上，可判断具有与图2所示现有例子的热磁滞泄漏特性大致相同的特性，因此，对靶子施加的电压也可以在5.1W/cm2以上。
在后面描述本发明的第1实施例中，作为该第1上部电极104，使用DC溅射法，在Pt成膜速度为36纳米的条件下，可形成膜厚度为5纳米的膜层，在其上，作为第2上部电极层107，使用溅射法，以21纳米的成膜速度将Ru形成厚度保持在50纳米的膜层。
在具体例中，设定该第2电极膜成形工序的成膜速度比该第1电极膜成形工序的成膜速度更快，本发明并不受具体实例的限定，根据情况，可以设定该第1上部电极成膜工序的成膜速度比该第2上部电极成膜工序的成膜速度更快。
在本发明中，该第1上部电极膜成形工序和该第2上部电极膜成形工序中的成膜方法，在采用溅射法的情况下，施加到靶子上的溅射电压可设定成与该第1上部电极膜成形工序和该第2上部电极膜成形工序中的不同，由此可以改变上述成膜速速度(成膜速度)。
作为本发明中最好的具体实例，上述第1上部电极104，通过上面所记载的高温热处理难以被氧化，使用在该高导电率氧化物膜103中不扩散的导电性材料，并且可以采用低能量的成膜条件。
下面，以实施例的形式说明本发明薄膜电容器的制造方法。
实施例1图1是为说明本发明第1实施例的薄膜电容器的截面图。
在图1中，在电阻率为0.1Ω.cm的n型硅基板101上，通过DC溅射法，形成200纳米厚的由RuO2构成的下部电极层102。
在该薄片上，采用将Ba(DPM)2、Sr(DPM)2、Ti(i-OC3H7)和氧气作为原料，使用Electron Cyclotron Resonance(ECR)-CVD法，在基板温度为500℃，气压为7毫乇，等离子体激发的微波功率为500W的条件下，堆积成30纳米作为高导电率氧化物膜层的(Ba，Sr)TiO3层103。
堆积作为该高导电率氧化物膜层103的(Ba，Sr)TiO3之后，采用DC溅射法，在成膜温度为25℃，气压为4毫乇，DC电压为5.1W/cm2，在成膜速度为36纳米/分钟的条件下，堆积5纳米的Pt为第1上部电极层104。
对Pt的膜厚度没有特别限定，如果考虑到加工工序可以较薄。
采用溅射法，在成膜温度为25℃，气压为4毫乇，DC电压为4.5W/cm2，成膜速度为21纳米/分钟的条件下，堆积50纳米的Ru层为第2上部电极层107，制成薄膜电容器。最后，在该薄膜电容器上，在O2、N2中500℃下施以30分钟的温度磁滞。
通过用Ru单层形成上部电极105的现有技术制备的薄膜电容器和采用以上工序制备的本发明薄膜电容器的热磁滞泄漏特性比较示于图2。
在该具体例中，成形第1上部电极层104的成膜速度也可以比成形该第2上部电极层107的成膜速度慢。
从图2可见，在现有技术中，由热磁滞产生的泄漏特性，例如泄漏电流密度，即使驱动电压为0V，泄漏电流密度也在1×10-6A/cm2以上，随着该驱动电压升高，该泄漏电流密度会更加恶化，与此相反，本发明的该薄膜电容器，即使驱动电压为0V，泄漏电流密度在1×10-8A/cm2以下，然而，即使该驱动电压为2V，泄漏电流密度在1×10-8A/cm2以下，也表现出稳定的良好的低泄漏电流特性。
本发明生产的薄膜电容器显然具有良好的泄漏特性。将第1上部电极层104的膜厚度变至5～20纳米来评价密合性。
其结果是该第1上部电极层104的膜厚度越薄，越能提高密合性。因此，第1上部电极层104最好在10纳米以下。
对上述本发明的薄膜电容器，实施溅射方法的溅射装置没有特别限定，可以使用目前通常使用的溅射装置。
本发明所使用的溅射装置构造简图示于图4，本发明对溅射装置没有特别限定。
本发明所使用的溅射装置20，在真空室2内，设置形成该薄膜电容器的被加工基板4的基板夹3，同时，与该基板夹3相对，以给定的间隔设置固定给定靶子6的高频电极板5。
在该高频电极板5上，也可以同时固定不同的靶子6，在溅射不同金属的情况下，设置多个不同的高频电极板5，可以分别固定所给的靶子6。
在该基板夹3和该高频电极板5之间可以安装合适的开关装置7。
在该真空室2内，为了从外部向该真空室2内供给合适的惰性气体，安装惰性气体的供给装置11，为了保持该真空室2内处于一定的真空状态，安装真空状态调节装置12。
在该真空室2内安装的该高频电极板5的构成是由从合适的高频电源10开始，通过合适的电压控制装置9，施加调整到给定电压的高频电压。
因此，对于本具体例，在该靶子上过多地施加电压，通过任意调节该电压控制装置9就可以实现。
该溅射处理的时间或者真空度等是通过适当设置的控制装置8，通过调节作为供电装置的电压控制装置9或者真空状态调节装置12来实施。
实施例2说明本发明薄膜电容器的第2个实施方案。
如图1所示，在电阻率为0.1Ω.cm的n型硅基板101上，通过DC溅射法，形成200纳米厚的由RuO2构成的下部电极层102。
在该薄片上，采用将Ba(DPM)2、Sr(DPM)2、Ti(i-OC3H7)和氧气作为原料，使用Electron Cyclotron Resonance(ECR)-CVD法，在基板温度为500℃，气压为7毫乇，等离子体激发的微波功率为500W的条件下，堆积成30纳米高导电率氧化物膜层(Ba，Sr)TiO3层103。
堆积该高导电率氧化物膜层103(Ba，Sr)TiO3之后，采用DC溅射法，在成膜温度为25℃，气压为4毫乇，DC电压为0.6W/cm2，成膜速度为9纳米/分钟的条件下，堆积层5纳米第1上部电极层104的Pt层。
对Pt的膜厚度没有特别限定，如果考虑到加工工序，最好较薄些。
最后，采用溅射法，在成膜温度为25℃，气压为4毫乇，DC电压为4.5W/cm2，成膜速度为21纳米/分钟的条件下，堆积成50纳米第2上部电极层107的Ru层，制成薄膜电容器。
通过以上工序制造的电容器显示出与实施例1同样良好的泄漏特性。
对该薄膜电容器于O2、N2中500℃下施以30分钟的温度磁滞之后，仍保持良好的泄漏特性。
通过剥离进行剥离试验，密合性良好。并在第1上部电极层104上，用Pt和Ru的合金进行同样的研究。
与Pt一样，于O2、N2中，在500℃下施以温度磁滞前后，显示出与实施例1同样良好的泄漏特性。即使加工的面也是良好的。
由本发明制备的该薄膜电容器具有所谓在施加驱动电压为0～2V时泄漏电流密度为1×10-8A/cm2以下的特性。
在上述第1和第2个具体例中，作为下部电极，讲述RuO2的例子，作为该下部电极102，只要在高导电率氧化物形成过程的氧气气氛下不丧失导电性，并且不形成低导电率层的都可以。
例如，采用选自Ru、Ir、Re、Os、Rh的金属或者其氧化物、硅化物中至少一种以上的材料，或者选自Pt、Au、Ag、Pd、Ni、Co中至少一种以上的材料都是有效的。
在上述实施例中，对以RuO2的单层形成该下部电极102的情况进行了描述，即使是采用多层下部电极构造，也可获得同样的效果。
在上面记载的各实施方案中，作为高导电率氧化物，虽然列举使用(Ba，Sr)TiO3的情况，但本发明的高导电率氧化物膜用化学式ABO3来表示，作为A，为Ba、Sr、Pb、Ca、La、Li、K中的至少一种以上，作为B，为Ti、Zr、Ta、Nb、Mg、Fe、Zn、W中的至少一种以上，例如SrTiO3、(Sr，Ca)TiO3、(Ba，Sr，Ca)TiO3、PbTiO3、Pb(Zr，Ti)O3、(Pb，La)(Zr，Ti)O3、Pb(Mg，Nb)O3，Pb(Mg，W)O3，Pb(Zn，Nb)O3LiTaO3，LiNbO3，KTaO3，KNbO3等，或者用化学式(Bi2O2)(Am-1BmO3m+1)(m＝1，2，3，4，5)表示，作为A，为Ba、Sr、Pb、Ca、K、Bi中的至少一种以上，作为B，为Nb、Ta、Ti、W中的至少一种以上，例如Bi4Ti3O12、SrBi2Ta2O9、SrBi2Nb2O9，或者具有与上述化学式不同的化学组成的Ta2O5，也可获得同样的效果。
虽然在实施例中对(Ba，Sr)TiO3单层进行了描述，担在2层以上的多层高导电率氧化物层的情况下，也可获得同样的效果。
下面，说明本发明的薄膜电容器的第3个实施方案。
即，在制造具有如图1所示的构造的薄膜电容器时，先在电阻率为0.1Ω.cm的n型硅基板101上，通过DC溅射法，形成200纳米厚的由RuO2构成的下部电极层102。
在该薄片上，用Ba(DPM)2、Sr(DPM)2、Ti(i-OC3H7)和氧气作为原料，使用Electron Cyclotron Resonance(ECR)-CVD法，在基板温度为500℃，气压为7毫乇，等离子体激发的微波功率为500W的条件下，堆积成30纳米高导电率氧化物膜层的(Ba，Sr)TiO3层103。
堆积高导电率氧化物膜层103的(Ba，Sr)TiO3之后，采用DC溅射法，在成膜温度为25℃，气压为4毫乇，DC电压为1.7W/cm2，成膜速度为16纳米/分钟的条件下，堆积成5纳米第1上部电极层104的Pt层。
对Pt层的膜厚度没有特别限定，如果考虑到加工工序，最好薄些。
最后，采用溅射法，在成膜温度为25℃，气压为4毫乇，DC电压为4.5W/cm2，成膜速度为21纳米/分钟的条件下，堆积成50纳米第2上部电极层107的Ru层，制成薄膜电容器。
最后，对该薄膜电容器，于O2、N2中500℃下施以30分钟的温度磁滞之后，进行与上述各实施例相同的热处理，测定该热磁滞后的泄漏电流特性，结果示于图5。
由图5的曲线可知道，与图2的现有例子相比，即使在热处理之后，仍保持良好的泄漏特性，同时，具有比实施例1的情况更好的泄漏特性。
接着对本发明薄膜电容器的第4个实施方案进行说明。
在制造具有如图1所示构造的薄膜电容器时，先在电阻率为0.1Ω.cm的n型硅基板101上，通过DC溅射法，形成200纳米厚的由RuO2构成的下部电极层102。
在该薄片上，用Ba(DPM)2、Sr(DPM)2、Ti(i-OC3H7)和氧气作为原料，使用Electron Cyclotron Resonance(ECR)-CVD法，在基板温度为500℃，气压为7毫乇，等离子体激发的微波功率为500W的条件下，堆积成30纳米的高导电率氧化物膜层(Ba，Sr)TiO3层103。
堆积高导电率氧化物膜层103(Ba，Sr)TiO3之后，采用DC溅射法，成膜温度为25℃，在气压为4毫乇，DC电压为1.7W/cm2，成膜速度为16纳米/分钟的条件下，堆积成5纳米的第1上部电极层104Pt层。
最后，采用溅射法，在成膜温度为25℃，气压为4毫乇，DC电压为4.5W/cm2，成膜速度为21纳米/分钟的条件下，堆积成100纳米第2上部电极层107的Ru层，制成薄膜电容器。
最后，对该薄膜电容器，于O2、N2中500℃下施以30分钟的温度磁滞之后，进行与上述各实施例相同的热处理，测定该热磁滞后的泄漏电流特性，结果示于图5。
由图5的曲线可知道，与图2的现有例子相比，即使在热处理之后仍保持良好的泄漏特性，同时，具有比实施例1的情况更好的泄漏特性。
至于与本发明的该薄膜电容器有关的泄漏电流特性可判定与第2上部电极层的膜厚度没有必然关系。
据测本发明的该第2上部电极层的膜厚度也可以为150～200纳米。
通过上面的工序制备的薄膜电容器具有与实施例1同样良好的泄漏特性。
在对该薄膜电容器，于O2、N2中500℃下施以30分钟的温度磁滞之后，仍保持良好的泄漏特性。
本发明的薄膜电容器由于采用了上面所述的技术构成，可获得的第1个效果是薄膜电容器具有良好的电特性。
其理由是通过在第1上部电极层上采用反应性低、不易氧化的材料和难以向该高导电率氧化物膜层扩散的材料，防止了在该高导电率氧化物膜层和该第1上部电极层的界面上的反应和(Ba，Sr)TiO3的损伤。
本发明获得的第2效果是缩短形成上部电极的时间，提高充放电能力。
其理由是通过提出第2上部电极层的成膜速度，缩短了成膜时间。
本发明的第3个效果是通过抑制剥离，提高了该薄膜电容器的有效利用。
其理由是通过在第2上部电极层上设置难以剥离的电极层，从而抑制了剥离。
另一方面，本发明的第4个效果是提高该薄膜电容器的加工性。
其理由是第2上部电极层107采用可通过反应性离子腐蚀的导电性材料，而且，通过使第1上部电极层104变薄，使加工性变得容易。
图1是表示本发明薄膜电容器的具体实例的构成截面图。
图2是现有技术的薄膜电容器和本发明薄膜电容器的泄漏特性的比较曲线图。
图3是表示本发明薄膜电容器的具体实例的制造方法顺序流程图。
图4是表示本发明所使用的溅射装置的具体实例分析图。
图5是现有技术的薄膜电容器和本发明薄膜电容器的泄漏特性的比较曲线。
符号的说明1—薄膜电容器2—真空室3—基板夹4—被加工基板5—高频电极板
6—靶子7—开关装置8—控制装置9—电压控制装置10—高频电源11—惰性气体供给装置12—真空状态调整装置20—溅射装置101—硅基板102—下部电极层103—高导电率氧化物膜层104—第1上部电极层105—上部电极层107—第2上部电极层
权利要求
1.一种薄膜电容器，其特征在于在半导体基板上至少按顺序形成下部电极层、高导电率氧化物层、上部电极层的薄膜电容器，该上部电极层进而由多个电极层构成。
2.权利要求1记载的薄膜电容器，其特征在于构成与该高导电率氧化物层接触的该上部电极层的第1上部电极层主要含有难以氧化，或者向该高导电率氧化物层扩散性低的物质。
3.权利要求1或2记载的薄膜电容器，其特征在于该高导电率氧化物层含有(Ba，Sr)TiO3。
4.权利要求1到3中任意一个记载的薄膜电容器，其特征在于该第1上部电极层含有Pt、Au、Ag、Pd、Ni、Co中至少一种金属或者其合金。
5.权利要求1到4中任意一个记载的薄膜电容器，其特征在于由构成该上部电极层的第1上部电极层构成上层的第2上部电极层或者由该第2上部电极层构成上层的其它上部电极层是由比该第1上部电极层加工性更好的高导电性材料构成。
6.权利要求1到5中任意一个记载的薄膜电容器，其特征在于由构成该上部电极层的第1上部电极层构成上层的第2上部电极层或者由该第2上部电极层构成上层的其它上部电极层是由可以通过反应性离子腐蚀加工的导电性材料构成。
7.权利要求1到6中任意一个记载的薄膜电容器，其特征在于由构成该上部电极层的第1上部电极层构成上层的第2上部电极层或者由该第2上部电极层构成上层的其它上部电极层含有至少Ru、RuO2、Ir、IrO2中任意一个。
8.权利要求1到8中任意一个记载的薄膜电容器，其特征在于该下部电极层由多个下部电极层构成。
9.一种薄膜电容器，其特征在于该薄膜电容器在施加驱动电压为2V时泄漏电流密度在1×10-4A/cm2以下。
10.权利要求1到9中任意一个记载的薄膜电容器，其特征在于构成该上部电极层的第1上部电极层的厚度，相对于由第1上部电极层构成上层的第2上部电极层或者该由第2上部电极层构成上层的其它上部电极层的厚度，其厚度设定为约十分之一乃至二十分之一。
11.一种薄膜电容器的制造方法，其特征在于薄膜电容器的制造方法包括在半导体基板上将由单层或者多层构成的下部电极成膜的第1个工序和在该下部电极层上将高导电率氧化物膜成膜的第2个工序，和在该高导电率氧化物膜上将由多个电极膜层构成的上部电极层成膜的第3个工序包括通过选自溅射法或者化学气相成长法(CVD法)或者蒸镀法一种方法形成该上部电极连接在该高导电率氧化物的第1上部电极膜层的第1电极膜成形工序，和采用与该第1上部电极膜层不同的成膜条件在该第1上部电极膜层上形成的第2上部电极膜层或者将第2上部电极膜层的更上面形成的其它上部膜层的任意一层，的第2个电极膜成形工序。
12.权利要求11记载的薄膜电容器的制造方法，其特征在于该成膜条件是成膜速度。
13.权利要求12记载的薄膜电容器的制造方法，其特征在于在该成膜条件下，成膜速度被设定为与该第1上部电极膜层形成工序的成膜速度相比，该第2上部电极膜成形工序的成膜速度要快。
14.权利要求11记载的薄膜电容器的制造方法，其特征在于该成膜条件是在靶子上施加溅射电压。
15.权利要求14记载的薄膜电容器的制造方法，其特征在于该第1上部电极膜成形工序和该第2上部电极膜成形工序中的成膜方法是在采用溅射法的情况下，在靶子上施加的溅射电压被设定成与该第1上部电极膜成形工序和该第2上部电极膜成形工序中的不同。
16.权利要求15记载的薄膜电容器的制造方法，其特征在于该第1上部电极膜成形工序中的该靶子上被设定的溅射电压在5.1W/cm2以下。
17.权利要求15记载的薄膜电容器的制造方法，其特征在于该第1上部电极膜成形工序中的该靶子上施加的溅射电压被设定在1.7W/cm2以下。
18.权利要求11到17中任意一个记载的薄膜电容器的制造方法，其特征在于该高导电率氧化物层含有(Ba，Sr)TiO3。
19.权利要求11到18中任意一个记载的薄膜电容器的制造方法，其特征在于第1上部电极层含有Pt、Au、Ag、Pd、Ni、Co中至少一种金属或者其合金。
20.权利要求11到19中任意一个记载的薄膜电容器的制造方法，其特征在于由构成该上部电极层的第1上部电极层构成上层的第2上部电极层或者由该第2上部电极层构成上层的其它上部电极层是由该第1上部电极层加工性更好的导电性材料构成。
21.权利要求11到20中任意一个记载的薄膜电容器的制备方法，其特征在于由构成该上部电极层的第1上部电极层构成上层的第2上部电极层或者由该第2上部电极层构成上层的其它上部电极层是通过反应性离子腐蚀可以加工的导电性材料构成。
22.权利要求11到21中任意一个记载的薄膜电容器的制备方法，其特征在于由构成该上部电极层的第1上部电极层构成上层的第2上部电极层或者由该第2上部电极层构成上层的其它上部电极层含有至少Ru、RuO2、Ir、IrO2中任意一个。
全文摘要
本发明提供采用具有良好的容量性并且在施以高温磁滞时也可保持良好的泄漏特性的高导电率氧化物膜的薄膜电容器。是在半导体基板101上按顺序形成下部电极层102、高导电率氧化物膜层103、上部电极层105,以此形成的薄膜电容器1,是该上部电极层105由多个电极层104、107构成的薄膜电容器1。
文档编号H01L27/108GK1228602SQ99103420
公开日1999年9月15日 申请日期1999年2月23日 优先权日1998年2月23日
发明者有田幸司 申请人:日本电气株式会社