专利名称：半导体装置的制作方法
技术领域：
本发明涉及一种作为防止浪涌电压保护内部电路的保护电路使用的半导体装置。
目前，为了保护构成内部电路的例如MOS晶体管的门极，在与内部电路连接的输入电路或者输入输出电路中设置由电阻、二极管或者晶体管等构成的保护电路。
以下参照图7说明现有的保护电路的一例。
如图7所示，在p型半导体基板1上，相隔一定间隔，在沿着与纸面垂直的方向延伸形成有第1个n型高浓度扩散层2以及第2个n型高浓度扩散层3。第1和第2个n型高浓度扩散层2、3由场氧化膜4所分离，同时在第1和第2个n型高浓度扩散层2、3上形成层间绝缘层5，在该层间绝缘层5上形成与第1个n型高浓度扩散层2平行延伸的第1金属层6和与第2个n型高浓度扩散层3平行延伸的第1金属层7。第1金属层6与向输入电路或者输入输出电路输入信号的输入端子INP连接，同时通过导体与第1个n型高浓度扩散层2连接。又，第2金属层7的两端部与供给基准电压Vss的基准电压端子VSP连接，同时第2金属层7的中央部与第2个n型高浓度扩散层3连接。
以下说明现有的保护电路的动作。
当正浪涌电压从输入端子INP施加到保护电路上时，将击穿通过第1金属层6与输入端子INP连接的第1个n型高浓度扩散层2和p半导体基板1之间的PN结，空穴流入到p型半导体基板1。当p型半导体基板1中流入空穴时，在p型半导体基板1中的第1个n型高浓度扩散层2附近的区域的电位局部上升，因此寄生双极型晶体管QP动作，在输入端子INP和基准电压端子VSP之间流动双极电流，浪涌电流可以通过基准电压端子VSP流出。
另一方面，负浪涌电压从输入端子INP施加到保护电路上时，为p型半导体基板1和第1个n型高浓度扩散层2的正偏置，二极管的正向电流在基准电压端子VSP和输入端子INP之间流动，浪涌电流可以通过输入端子INP流出。
根据以上的工作原理，保护电路快速吸收浪涌电压，避开了对内部电路施加高电压的事态发生，从而防止半导体装置的内部元件的损坏。
但是，由于在第1个n型高浓度扩散层2中与第1金属层6的连接部的直下区域为低电阻，当正浪涌电压施加到输入端子INP上时，击穿电流集中在第1个n型高浓度扩散层2中与第1金属层6的连接部的直下区域。为此，恐怕会将第1个n型高浓度扩散层2和p半导体基板1之间的PN结破坏，或者将第1个n型高浓度扩散层2本身破坏。
又，如果考察从在第1个n型高浓度扩散层2中与第1金属层6的连接部到p半导体基板1的电流通路，由于与第1金属层6和第1个n型高浓度扩散层2之间的接触面垂直方向(上下方向)的电流通路的距离比与接触面平行方向(左右方向)的电流通路的距离要小，击穿电流多部分流入与第1金属层6和第1个n型高浓度扩散层2之间的接触面垂直方向，而难以流向与接触面平行的方向。为此，寄生双极型晶体管OP不能确切地吸收浪涌电流。
因此，为了提高保护电路吸收浪涌电流的能力，虽然有必要增大第1个n型高浓度扩散层2的面积，但当如果增大第1个n型高浓度扩散层2的面积，又会增大输入容量或者输入输出容量，因而增大了输入信号和输出信号的延迟时间，存在着延缓电路的动作速度的问题。
针对上述问题，本发明的目的在于在不增加与输入端子电连接的高浓度扩散层的面积的情况下，提高吸收浪涌电流的能力。
为了达成上述目的，有关本发明的半导体装置，包括形成在第1导电型的半导体基板上的第2导电型的第1高浓度扩散层、在半导体基板上与第1高浓度扩散层相隔一定间隔形成的，施加基准电压的第2导电型的第2高浓度扩散层、与为向输入电路或者输入输出电路输入输入信号的输入端子和第1高浓度扩散层电连接的导电层、在半导体基板的第1高浓度扩散层的直下区域形成的第2导电型的第1低浓度扩散层。在此，输入端子是指输入输入信号，输出输出信号的输入输出端子。
依据本发明的半导体装置，由于在半导体基板上的第1高浓度扩散层的直下区域形成有第2导电型的第1低浓度扩散层，将增大与半导体基板主面垂直方向(上下方向)的电流通路的阻抗。
本发明的半导体装置，优选进一步包括在半导体基板上的第2高浓度扩散层的直下区域形成的第2导电型的第2低浓度扩散层。
本发明的半导体装置，优选进一步包括在半导体基板上的相对于第1高浓度扩散层在第2高浓度扩散层的反侧形成的，并施加基准电压的第2导电型的第3高浓度扩散层、和在半导体基板上第3高浓度扩散层的直下区域形成的第2导电型的第3低浓度扩散层。
本发明的半导体装置，优选进一步包括在输入端子和第1高浓度扩散层之间形成的，并与所述导电层串联连接的具有比导电层有高阻抗的高阻抗导电层。
在本发明的半导体装置中，优选第1高浓度扩散层具有从与第2高浓度扩散层对向的区域外侧延伸的非对向部，导电层与非对向部电连接。
本发明的半导体装置，优选进一步包括在半导体基板上的形成在围绕第1高浓度扩散层和第2高浓度扩散层的区域的，并施加基准电压的第1导电型的高浓度扩散层。
本发明的半导体装置，优选进一步包括在半导体基板上形成在围绕第1高浓度扩散层和第2高浓度扩散层的区域的，并施加比基准电压高的电压的第2导电型的杂质扩散层。
以下是附图的简要说明。
图1为表示有关第一实施方案的半导体装置的截面图。
图2为表示由有关第一实施方案的半导体装置实现的保护电路的等效电路图。
图3为表示有关第二实施方案的半导体装置的截面图，图4的Ⅲ-Ⅲ线的截面图。
图4为表示有关第二实施方案的半导体装置的俯视图。
图5为表示有关第三实施方案的半导体装置的截面图，图4的Ⅴ-Ⅴ线的截面图。
图6为表示有关第三实施方案的半导体装置的俯视图。
图7为表示为说明现有的半导体装置的截面图。
图中，10-p型半导体基板，21-第1个n型高浓度扩散层，21a-非对向部，22-第2个n型高浓度扩散层，23-第3个n型高浓度扩散层，24-第4个n型高浓度扩散层，31-第1个n型低浓度扩散层，32-第2个n型低浓度扩散层，33-第3个n型低浓度扩散层，34-第4个n型低浓度扩散层，40-场氧化膜，41-第1层间绝缘层，42-第2层间绝缘层，51-第1金属层，52-第2金属层，53-第3金属层，54-第4金属层，55-第5金属层，60-高阻抗导电层，71-第1导体，71a-非对向部导体，72-第2导体，73-第3导体，81-第1金属配线，82-第2金属配线，91-p型高浓度扩散层，INP-输入端子，VSP-基准端子，QP-寄生双极型晶体管，QP1-第1寄生双极型晶体管，QP2-第2寄生双极型晶体管。
以下参照附图1说明本发明的第一实施方案的半导体装置。
图1为表示有关第一实施方案的半导体装置的截面构造，如图1所示，与基准电压Vss连接的p型半导体基板10上，相隔一定间隔，在沿着与纸面垂直的方向延伸形成第1个n型高浓度扩散层21以及第2个n型高浓度扩散层22。由p型半导体基板10、第1个n型高浓度扩散层21和第2个n型高浓度扩散层22构成寄生双极型晶体管QP,p型半导体基板10为基极，相当于B，第1个n型高浓度扩散层21为集电极，相当于C，第2个n型高浓度扩散层22为发射极，相当于E。又，第1个以及第2个n型高浓度扩散层21、22可以在注入能量为20Kev、注入量为5×1015cm2的注入条件下形成。
作为第一实施方案的特点，在第1个n型高浓度扩散层21直下的区域，形成有与第1个n型高浓度扩散层21平行延伸并且比第1个n型高浓度扩散层21多少要窄一些的第1个n型低浓度扩散层31，同时在第2个n型高浓度扩散层22直下的区域，形成有与第2个n型高浓度扩散层21平行延伸并且比第2个n型高浓度扩散层22多少要窄一些的第2个n型低浓度扩散层32。第1个以及第2个n型低浓度扩散层31、32的深度例如为1.5-1.75μm，第1个n型低浓度扩散层31和第2个n型低浓度扩散层32之间的间隔为0.5-1.0μm。又，第1个以及第2个n型低浓度扩散层31、32可以在注入能量为700Kev、注入量为1×1013cm2的注入条件下形成。
第1个以及第2个n型高浓度扩散层21、22由场氧化膜40分离，同时也与其它元件分离。又，在第1个以及第2个n型高浓度扩散层21、22上依次形成有第1层间绝缘膜41以及第2层间绝缘膜42。
在第2层间绝缘膜42上，形成有与第1个n型高浓度扩散层21平行延伸的第1金属层51，以及与第2个n型高浓度扩散层22平行延伸的第2金属层52。第1金属层51的两端部与向输入电路或者输入输出电路输出输入信号的输入端子INP连接，同时第1金属层51的中央部，通过在第1层间绝缘膜41上形成的，与第1个n型高浓度扩散层21平行延伸的高阻抗导电层60与第1个n型高浓度扩散层21连接。第2金属层52的两端部与供给基准电压Vss的基准电压端子VSP连接，同时第2金属层52与第2个n型高浓度扩散层22连接。这时，高阻抗导电层60的阻抗值设定为比第1以及第2金属层51、52的阻抗值多少要高一些。
依据第一实施方案，由于在p型半导体基板10中的高阻抗导电层60与第1个n型高浓度扩散层21的连接部的直下区域形成有第1个n型低浓度扩散层31，从而增大了与高阻抗导电层60与第1个n型高浓度扩散层21的连接部垂直方向(上下方向)的电流通路的阻抗。
为此，当在输入端子INP上施加了正浪涌电压时所产生击穿电流，就不会局部集中在第1个n型高浓度扩散层21中高阻抗导电层60的直下区域，即，流入第1个n型高浓度扩散层21的击穿电流的电流密度变小，从而可以防止第1个n型高浓度扩散层21的直下区域和p型半导体基板10之间的PN结的破坏，以及第1个n型高浓度扩散层21自身的破坏。
又，由于击穿电流比原来多流入到在第1个n型高浓度扩散层21的内部，与高阻抗导电层60与第1个n型高浓度扩散层21的连接部平行的方向(左右方向)的电流通路上，流经寄生双极型晶体管QP的双极型电流增加，从而提高了保护电路吸收浪涌电流的能力，提高了半导体装置的浪涌耐压。
依据第一实施方案，由于在p型半导体基板10中的第2金属层52与第2个n型高浓度扩散层22的连接部的直下区域，与第1个n型低浓度扩散层31对向形成有第2个n型低浓度扩散层32，增大了第1个n型高浓度扩散层21以及第1个n型低浓度扩散层31、和第2个n型高浓度扩散层22以及第2个n型低浓度扩散层32之间的对向面积，流经寄生双极型晶体管QP的双极型电流增加，从而提高了保护电路吸收浪涌电流的能力。
依据第一实施方案，由于在第1金属层51与第1个n型高浓度扩散层21之间设置有高阻抗导电层60，从图2的等效电路表明，在输入端子INP和寄生双极型晶体管QP的集电极C之间，串联插入了高阻抗导电层60的阻抗，可以抑制流入保护电路的浪涌电流。为此，可以确实第防止第1个n型高浓度扩散层21的直下区域和p型半导体基板10之间的PN结的破坏和第1个n型高浓度扩散层21自身的破坏。
以下参照图3和4说明有关本发明第二实施方案的保护电路。在第二实施方案中，和第一实施方案同样的元件采用相同的符号，在此省略其说明。
图3为表示有关第二实施方案的半导体装置的截面构造，图4为表示有关第二实施方案的半导体装置的平面构造，图3是图4的Ⅲ-Ⅲ线的截面图。
如图3所示，与基准电压Vss连接的p型半导体基板10上，形成了第1个n型高浓度扩散层21，同时在第1个n型高浓度扩散层21的两侧形成有第2个n型高浓度扩散层22和第3个n型高浓度扩散层23。在第2层间绝缘膜42上形成有第1金属层51、第2金属层52和第3金属层53。在第1金属层51的两端部与向输入电路或者输入输出电路输出输入信号的输入端子INP连接，同时其中央部通过高阻抗导电层60与第1个n型高浓度扩散层21连接。第2金属层52的两端部与供给基准电压Vss的基准电压端子VSP连接，同时其中央部与第2个n型高浓度扩散层22连接。第3金属层53的两端部与供给基准电压Vss的基准电压端子VSP连接，同时其中央部与第3个n型高浓度扩散层23连接。
依据第二实施方案，在由p型半导体基板10和第1个n型高浓度扩散层21以及第1个n型低浓度扩散层31构成的第1二极管的两侧，形成有p型半导体基板10和第2个n型高浓度扩散层22以及第2个n型低浓度扩散层32构成的第2二极管、p型半导体基板10和第3个n型高浓度扩散层23以及第3个n型低浓度扩散层33构成的第3二极管。为此，由于由p型半导体基板10、第1个n型高浓度扩散层21以及第1个n型低浓度扩散层31、第2个n型高浓度扩散层22以及第2个n型低浓度扩散层32构成第1寄生双极型晶体管QP1，同时由p型半导体基板10、第1个n型高浓度扩散层21以及第1个n型低浓度扩散层31、第3个n型高浓度扩散层23以及第3个n型低浓度扩散层33构成第2寄生双极型晶体管QP2，当在输入端子INP上施加了正浪涌电压时，第1以及第2寄生双极型晶体管QP1、QP2动作，双极型电流流经输入端子INP和其两侧的基准电压端子VSP之间的区域，浪涌电流可以从基准电压端子VSP流出。为此，倍增了保护电路吸收浪涌电流的能力，大大地提高了半导体装置的浪涌耐压。
保护电路的输入容量由与输入端子INP连接的二极管，即p型半导体基板10和第1个n型高浓度扩散层21以及第1个n型低浓度扩散层31构成的第1二极管的PN结的结容量所确定。为此，即使在第1二极管的两侧设置了上述第2二极管和第3二极管，也不增加输入容量，恐怕会降低电路的动作速度。
如图4所示，第1个n型高浓度扩散层21与第2个n型高浓度扩散层22和第3个n型高浓度扩散层23相比，其两端延伸伸出，并设有不与第2个和第3个n型高浓度扩散层22、23对向的非对向部21a，同时第1个n型低浓度扩散层31与第2个n型低浓度扩散层32和第3个n型低浓度扩散层33相比，其两端延伸伸出，并设有不与第2个和第3个n型低浓度扩散层32、33对向的非对向部31a。又，与第1个n型高浓度扩散层21和高阻抗导电层60(第1金属层51)连接的第1导体71，在第1个n型高浓度扩散层21的非对向部21a上形成。
又，在图4中，71a表示形成在第1个n型高浓度扩散层21的非对向部21a上的非对向部导体，72表示与第2个n型高浓度扩散层22和第2金属层52连接的第2导体，73表示与第3个n型高浓度扩散层23和第3金属层53连接的第3导体。
如上所述，在非对向部导体71a的侧边，不存在第2个n型高浓度扩散层22和第3个n型高浓度扩散层23。为此，从非对向部导体71a和第1个n型高浓度扩散层21的连接部到第2个和第3个n型高浓度扩散层22、23之间的距离(相当于第1以及第2寄生双极型晶体管QP1、QP2的基极的长度)比从位于第1个n型高浓度扩散层21中央部的第1导体71和第1个n型高浓度扩散层21的连接部到第2个和第3个n型高浓度扩散层22、23之间的距离要长。因此，经过非对向部导体71a的电流通路的阻抗比经过位于中央部的第1导体71的电流通路的阻抗要大，因而可以抑制流向经过非对向部导体71a的电流通路的电流量。
从形成在第1个n型高浓度扩散层21的端部的第1导体71流向第2个和第3个n型高浓度扩散层22、23的端部的电流的通路扩大到第1个、第2个和第3个n型高浓度扩散层21、22、23的外侧区域。为此，在第1个n型高浓度扩散层21的长度与第2个和第3个n型高浓度扩散层22、23的长度相等时，从形成在第1个n型高浓度扩散层21的端部的第1导体71流向第2个和第3个n型高浓度扩散层22、23的端部的电流量，与从形成在第1个n型高浓度扩散层21的中央部的第1导体71流向第2个和第3个n型高浓度扩散层22、23的中央的电流量相比，要多出流向扩大到第1个、第2个和第3个n型高浓度扩散层21、22、23的外侧区域的电流通路的那部分电流量，因此，电流集中在流经形成在第1个n型高浓度扩散层21的端部的第1导体71的电流通路上。
但是，如前所述，依据第二实施方案，经过非对向部导体71a的电流通路的阻抗，与经过位于中央部的第1导体71的电流通路的阻抗相比要大，可以抑制流经非对向部导体71a的电流通路的电流量，因而可以缓和流经非对向部导体71a的电流通路的电流集中。为此，可以避开局部的电流集中，防止第1导体71和第1个n型高浓度扩散层21的破坏，提高保护电路的浪涌耐压。
又，在第二实施方案中，虽然采用了在第1个n型高浓度扩散层21的两侧设置有第2个和第3个n型高浓度扩散层22、23，在第1二极管的两侧形成有第2和第3二极管，也可以将与输入端子INP连接的n型高浓度扩散层和与基准电压端子VSP连接的n型高浓度扩散层交互配置。这样，在与输入端子INP连接的n型高浓度扩散层的两侧形成寄生双极型晶体管，可以确实地提高吸收浪涌电流的能力。
以下参照图5和6说明有关本发明第三实施方案的保护电路。在第三实施方案中，和第一或者第二实施方案同样的元件采用相同的符号，在此省略其说明。
图5为表示有关第三实施方案的半导体装置的截面构造，图6为表示有关第三实施方案的半导体装置的平面构造，图5是图6的Ⅴ-Ⅴ线的截面图。
如图5所示，和第二实施方案相同，与基准电压Vss连接的p型半导体基板10上，形成了第1个n型高浓度扩散层21，同时在第1个n型高浓度扩散层21的两侧形成有第2个n型高浓度扩散层22和第3个n型高浓度扩散层23。又，在第1金属层51的两端部与输入端子INP连接，同时其中央部通过高阻抗导电层60与第1个n型高浓度扩散层21连接，第2金属层52的两端部与基准电压端子VSP连接，同时其中央部与第2个n型高浓度扩散层22连接，第3金属层53的两端部与基准电压端子VSP连接，同时其中央部与第3个n型高浓度扩散层23连接。又，第1金属层51和输入端子INP之间由第1金属配线81连接，同时，第3金属层53和基准电压端子VSP之间由第2金属配线82连接。又，第2金属层52和基准电压端子VSP之间也是由第2金属配线82连接，图中未示出。
作为第三实施方案的特点，在p型半导体基板10上形成有围绕第1个、第2个和第3个n型高浓度扩散层21、22、23的方形框状的p型高浓度扩散层91，同时在该p型高浓度扩散层91的上侧形成有第4金属层54，该第4金属层54通过第2金属配线82与基准电压端子VSP连接。
又，在p型高浓度扩散层91的外侧形成有方形框状的第4个n型高浓度扩散层24，同时在该第4个n型高浓度扩散层24的上侧形成有第5金属层55，该第5金属层55和第4个n型高浓度扩散层24，与比基准电压高的电压例如电源电压Vdd施加的高电位端子VDP进行电连接。
从输入电路或者输入输出电路向输入端子INP施加比基准电压Vss低的电压时，从第1个n型高浓度扩散层21或者第1个n型低浓度扩散层31向p型半导体基板10流入电子。当p型半导体基板10流入电子时，恐怕p型半导体基板10的电位会变动，同时流入p型半导体基板10的电子扩散到形成在p型半导体基板10上的其它半导体元件，引起其它半导体元件的误动作。
而在第三实施方案中，由于设置了围绕第1个、第2个和第3个n型高浓度扩散层21、22、23，与基准电压端子VSP连接的p型高浓度扩散层91，流入p型半导体基板10的电子可以通过p型高浓度扩散层91从基准电压端子VSP流出，即使在向输入端子INP施加了比基准电压Vss低的电压的情况下，也可以防止p型半导体基板10的电位变动。
又，在第三实施方案中，由于在p型高浓度扩散层91的外侧设置了与施加比基准电压高的电压的高电位端子VDP连接的第4个n型高浓度扩散层24以及第4个n型低浓度扩散层34，流入p型半导体基板10的电子可以穿过在第4个n型高浓度扩散层24或者第4个n型低浓度扩散层34附近形成耗尽层，在进入到第4个n型高浓度扩散层24以及第4个n型低浓度扩散层34，从高电位端子VDP上流出，因而即使在向输入端子INP施加了比基准电压Vss低的电压的情况下，也可以防止引起其它半导体元件误动作的事态发生。这种情况下，为了确实地将从第1个n型低浓度扩散层31流入p型半导体基板10的电子引入到第4个n型低浓度扩散层34中，第4个n型低浓度扩散层34应具有和第1个n型低浓度扩散层31同等程度以上的深度为好。
又，在第三实施方案中，虽然在p型高浓度扩散层91的外侧设置了第4个n型高浓度扩散层24以及第4个n型低浓度扩散层34，也可以仅仅只设置了第4个n型高浓度扩散层24或者第4个n型低浓度扩散层34。这种情况下，第4个n型高浓度扩散层24或者第4个n型低浓度扩散层34也应具有和第1个n型低浓度扩散层31同等程度以上的深度为好。
又，在第三实施方案中，由于p型高浓度扩散层91、第4个n型高浓度扩散层24以及第4个n型低浓度扩散层34，可以分别独立地发挥各自的功能，因而也可以只设置其中的一个。
又，在第一至第三实施方案中，虽然是在第1个n型高浓度扩散层21和第1金属层51之间设置了高阻抗层60，但并没有特别限定设置高阻抗层60的位置，只要在输入端子INP和第1个n型高浓度扩散层21之间和第1金属层51串联相接即可。又，不设置该高阻抗层60，将第1个n型高浓度扩散层21和第1金属层51直接连接也可以。
进一步，在第一至第三实施方案中，虽然是在p型半导体基板10上设置了第1个n型高浓度扩散层21以及第2个n型高浓度扩散层22(或者第3个n型高浓度扩散层23)，并且第1个n型低浓度扩散层31以及第2个n型低浓度扩散层32(或者第3个n型低浓度扩散层33)，相反，也可以在n型半导体基板上设置第1个p型高浓度扩散层以及第2个p型高浓度扩散层(或者第3个p型高浓度扩散层)，并且第1个p型低浓度扩散层以及第2个p型低浓度扩散层(或者第3个p型低浓度扩散层)。
依据本发明的半导体装置，由于增大了与半导体基板主面垂直方向的电流通路的阻抗，在输入端子上施加了正浪涌电压的情况下产生的击穿电流不会局部集中在第1高浓度扩散层的直下区域，即减少了流向第1高浓度扩散层直下方向的击穿电流的电流密度，可以防止第1高浓度扩散层和半导体基板之间的PN结的破坏以及第1高浓度扩散层自身的破坏。
又，由于击穿电流比原来更多地流向第1高浓度扩散层内部的与半导体基板主面垂直方向的电流通路，增加了流入由半导体基板、第1高浓度扩散层和第2高浓度扩散层形成的寄生双极型晶体管的双极型电流，可以提高吸收浪涌电流的能力，提高半导体装置的浪涌耐压。
本发明的半导体装置，由于在第2高浓度扩散层的直下区域具有第2导电型的第2低浓度扩散层，并且增大了第1高浓度扩散层以及第1低浓度扩散层和第2高浓度扩散层以及第2低浓度扩散层的对向面积，容易形成寄生双极型晶体管，增加双极型电流，由此可以提高吸收浪涌电流的能力。
本发明的半导体装置，由于具有相对于第1高浓度扩散层形成在第2高浓度扩散层的反侧、施加基准电压的第2导电型的第3高浓度扩散层、和在第3高浓度扩散层的直下区域形成的第2导电型的第3低浓度扩散层，并且由半导体基板、第1高浓度扩散层以及第1低浓度扩散层、第2高浓度扩散层以及第2低浓度扩散层构成第1寄生双极型晶体管，同时由半导体基板、第1高浓度扩散层以及第1低浓度扩散层、第3高浓度扩散层以及第3低浓度扩散层构成第2寄生双极型晶体管，当在输入端子上施加浪涌电压时，双极型电流从第1高浓度扩散层以及第1低浓度扩散层流向两侧。为此，可以倍增吸收浪涌电流的能力，大大地提高半导体装置的浪涌耐压。
本发明的半导体装置，由于在输入端子和第1高浓度扩散层之间串联连接了导电层，具有比导电层高阻抗值的高阻抗导电层，并且在输入端子和寄生双极型晶体管的集电极之间串联插入一阻抗，可以抑制流入保护电路的浪涌电流，可以确实防止第1高浓度扩散层和半导体基板之间的PN结的破坏以及第1高浓度扩散层自身的破坏。
在本发明的半导体装置中，由于第1高浓度扩散层具有从与第2高浓度扩散层对向区域的外侧延伸的非对向部，导电层与非对向部电连接，经过导电层与第1高浓度扩散层的非对向部之间的连接部的电流通路的阻抗，与经过导电层与第1高浓度扩散层的对向部之间的连接部的电流通路的阻抗要大，因而可以抑制流向导电层与第1高浓度扩散层的非对向部之间的连接部的电流通路的电流量，缓和该电流通路的电流集中。为此，可以避开局部的电流集中，防止导电层与第1高浓度扩散层的连接部、以及第1高浓度扩散层的破坏，由此提高半导体装置的浪涌耐压。
本发明的半导体装置，由于具有形成在围绕第1高浓度扩散层以及第2高浓度扩散层的区域、施加基准电压的第1导电型的高浓度扩散层，即使在输入端子施加了比基准电压低的电压，向半导体基板流入电子，流入的电子可以通过第1导电型的高浓度扩散层从基准电压一侧流出，可以防止半导体基板的电位变动。
本发明的半导体装置，由于具有形成在围绕第1高浓度扩散层以及第2高浓度扩散层的区域、施加比基准电压高的电压的第2导电型的杂质扩散层，即使在输入端子施加了比基准电压低的电压，向半导体基板流入电子，流入的电子可以引入到第2导电型的杂质扩散层后，从高电压侧流出，从而可以防止引起其它半导体元件误动作的事态的发生。
权利要求
1．一种半导体装置，其特征是包括形成在第1导电型的半导体基板上的第2导电型的第1高浓度扩散层、在所述半导体基板上与所述第1高浓度扩散层相隔一定间隔形成的，施加基准电压的第2导电型的第2高浓度扩散层、与为向输入电路或者输入输出电路输入输入信号的输入端子和所述第1高浓度扩散层电连接的导电层、在所述半导体基板的所述第1高浓度扩散层的直下区域形成的第2导电型的第1低浓度扩散层。
2．根据权利要求1所述的半导体装置，其特征是进一步包括在所述半导体基板的所述第2高浓度扩散层的直下区域形成的第2导电型的第2低浓度散层。
3．根据权利要求1所述的半导体装置，其特征是进一步包括在所述半导体基板的相对于所述第1高浓度扩散层在所述第2高浓度扩散层的反侧形成的，并施加基准电压的第2导电型的第3高浓度扩散层、和在所述半导体基板的所述第3高浓度扩散层的直下区域形成的第2导电型的第3低浓度扩散层。
4．根据权利要求1所述的半导体装置，其特征是进一步包括在所述输入端子和所述第1高浓度扩散层之间形成的、与所述导电层串联连接的、具有比所述导电层有高阻抗的高阻抗导电层。
5．根据权利要求1所述的半导体装置，其特征是所述第1高浓度扩散层具有从与所述第2高浓度扩散层对向的区域外侧延伸的非对向部，所述导电层与所述非对向部电连接。
6．根据权利要求1所述的半导体装置，其特征是进一步包括在所述半导体基板上形成在围绕所述第1高浓度扩散层和所述第2高浓度扩散层的区域的，并施加基准电压的第1导电型的高浓度扩散层。
7．根据权利要求1所述的半导体装置，其特征是进一步包括在所述半导体基板上形成在围绕所述第1高浓度扩散层和所述第2高浓度扩散层的区域的，并施加比基准电压高的电压的第2导电型的杂质扩散层。
全文摘要
一种半导体装置,在与基准电压V
文档编号H01L27/02GK1236188SQ9910623
公开日1999年11月24日 申请日期1999年5月6日 优先权日1998年5月18日
发明者内木场俊贵, 坂上雅彦, 山本章裕 申请人:松下电子工业株式会社