带有复合区的半导体器件的制作方法
【专利说明】
【背景技术】
[0001]在半导体器件像半导体二极管、IGFET (绝缘栅场效应晶体管)和IGBT (绝缘栅双极晶体管)的正向偏置的Pn结处，移动电荷载流子在pn结的两侧注满半导体区。在这些区中的至少一个被形成为带有沿着电流流动方向相当大的延伸和相当低的杂质浓度的漂移区带的情况下，电荷载流子形成电荷载流子等离子体。当Pn结从正向偏置切换到反向偏置时反向恢复电流将电荷载流子等离子体从漂移区带去除。反向恢复电流促成半导体器件的动态切换损耗。期望的是提供带有改进的器件特性的半导体器件。
【发明内容】
[0002]实施例涉及包含pn结的半导体器件，所述pn结在半导体主体中在电荷载流子传输区和漂移区带之间。存取沟道(access channel)提供持久电荷载流子路径，所述持久电荷载流子路径通过在漂移区带和复合区之间的分离区将漂移区带与复合区连接。
[0003]本领域技术人员通过阅读下面详细的描述并且通过查看附图将意识到额外的特征和优点。
【附图说明】
[0004]附图被包含以提供本发明的进一步理解并且被结合在该说明书中且组成该说明书的一部分。附图图解本发明的实施例并且与描述一起用来解释本发明的原理。本发明的其它实施例和预期的优点将容易被意识到，因为通过参考下面详细的描述它们变得更好理解。
[0005]图1A是用于图解实施例的各方面的带有pn结的半导体器件的一部分的示意性横截面视图。
[0006]图1B是依据实施例的与垂直pn结相关的半导体器件的一部分的示意性横截面视图。
[0007]图1C是依据实施例的与水平pn结相关的半导体器件的一部分的示意性横截面视图。
[0008]图2A是依据实施例的与在前侧带有去饱和单元的半导体二极管相关的半导体器件的一部分的示意性横截面视图。
[0009]图2B是依据实施例的与在后侧带有去饱和单元的半导体二极管相关的半导体器件的一部分的示意性横截面视图。
[0010]图2C是依据实施例的与在前侧和后侧两者都带有去饱和单元的半导体二极管相关的半导体器件的一部分的示意性横截面视图。
[0011]图2D是依据实施例的与带有包括电连接的填充部分的去饱和单元的半导体二极管相关的半导体器件的一部分的示意性横截面视图。
[0012]图2E是依据实施例的与带有使用负载电极的去饱和单元的半导体二极管相关的半导体器件的一部分的示意性横截面视图。
[0013]图2F是依据进一步实施例的与在前侧带有去饱和单元的半导体二极管相关的半导体器件的一部分的示意性横截面视图。
[0014]图3A是依据实施例的与IGFET相关的半导体器件的一部分的示意性横截面视图。
[0015]图3B是依据实施例的与IGBT相关的半导体器件的一部分的示意性横截面视图。
[0016]图3C是依据实施例的与RC-1GBT (反向导通IGBT)相关的半导体器件的一部分的示意性横截面视图。
[0017]图4A是依据实施例的提供均匀分布的紧凑去饱和单元的半导体二极管的半导体主体的示意性平面视图。
[0018]图4B是依据实施例的提供条纹形状的去饱和单元的半导体二极管的半导体主体的示意性平面视图。
[0019]图4C是依据实施例的提供类网格去饱和单元的半导体二极管的半导体主体的示意性平面视图。
[0020]图4D是依据实施例的提供不均匀分布的紧凑去饱和单元的半导体二极管的半导体主体的示意性平面视图。
[0021]图5A是包含均匀分布的紧凑去饱和与晶体管单元的半导体器件的半导体主体的示意性平面视图。
[0022]图5B是包含规则布置的晶体管和去饱和单元的半导体器件的半导体主体的示意性平面视图。
[0023]图5C是包含网格形状的去饱和单元和在去饱和单元的网孔中形成的晶体管单元的半导体器件的半导体主体的示意性平面视图。
[0024]图是包含类框架去饱和单元和均匀分布的紧凑晶体管单元的半导体器件的半导体主体的示意性平面视图。
【具体实施方式】
[0025]在下面详细的描述中对附图进行参考，附图形成其一部分并且在其中通过图解的方式示出在其中可以实践本发明的特定实施例。要被理解的是可以采用其它实施例并且可以进行结构或逻辑的改变而没有脱离本发明的范围。比如对一个实施例图解或描述的特征能够被使用在其它实施例上或与其它实施例一起使用以产生又一个实施例。意欲的是本发明包含这样的修改和变更。使用特定的语言来描述示例，其不应该被理解为限制所附权利要求的范围。附图不成比例并且只为了图解的目的。为了清楚，相同的元件在不同的附图中已通过对应的参考标记来指代，如果没有另外陈述。
[0026]术语“具有”、“含有”、“包含”、“包括”等等是开放型的，并且术语指示陈述的结构、元件或特征的出现但是没有排除额外的元件或特征。冠词“一(a)”、“一个(an)”和“该(the)”意欲包含复数以及单数，除非上下文另外清楚地指示。
[0027]术语“电连接的”描述在电连接的元件之间的持久低欧姆连接，比如在涉及的元件之间的直接接触或经由金属和/或高掺杂半导体的低欧姆连接。术语“电耦合的”包含适配于信号传送的一个或多个居间元件可以被提供在电耦合的元件(比如可控的以暂时地在第一状态中提供低欧姆连接并且在第二状态中提供高欧姆电去耦的元件)之间。
[0028]附图通过指示与掺杂类型“η”或“p”紧邻的或“ + ”来图解相对掺杂浓度。比如“n_”表示比“η”掺杂区的掺杂浓度更低的掺杂浓度而“η+”掺杂区具有比“η”掺杂区更高的掺杂浓度。相同的相对掺杂浓度的掺杂区不必具有相同的绝对掺杂浓度。比如两个不同的“η”掺杂区可以具有相同或不同的绝对掺杂浓度。
[0029]图1A示出半导体器件500的一部分，所述半导体器件500可以是半导体二极管、IGFET (比如在通常含义中包含带有金属栅极的FET (场效应晶体管)和带有非金属栅极的FET的MOSFET (金属氧化物半导体场效应晶体管))、或IGBT (比如RB-1GBT (反向阻断IGBT)或RC-1GBT (反向导通IGBT))。半导体器件500的半导体主体100从单晶半导体材料(比如，作为示例，硅(Si)、碳化硅(SiC)、锗(Ge)、硅锗晶体(SiGe)、氮化镓(GaN)或砷化嫁(GaAs ))提供。
[0030]pn结171形成在半导体主体100中在电荷载流子传输区115和漂移区带120之间，其中电荷载流子传输区115具有第一导电类型并且漂移区带120具有第一导电类型，所述第一导电类型是第二导电类型的对立面。在图解的实施例中，第一导电类型是η型并且第二导电类型是P型。依据其它实施例，第一导电类型可以是P型并且第二导电类型可以是η型。
[0031]电荷载流子传输区115可以是半导体二极管的阳极区或是控制通过IGBT的电流流动的IGFET单元或IGFET的IGFET单元的主体区。
[0032]在漂移区带120中的杂质浓度可以低于在电荷载流子传输区115中的杂质浓度以使得当pn结171反向偏置时耗尽区主导地从pn结171延伸进入漂移区带120。依据实施例，在电荷载流子传输区115中的平均杂质浓度是在漂移区带120中的杂质浓度的至少十倍。作为示例，在漂移区带120中的杂质浓度可以是至多IXlO15 (lE15)cm_3，比如至多IXlO14 (lE14)cm_3。
[0033]半导体器件500进一步包含与pn结171隔一段距离的复合区190。在复合区190的表面处或甚至在复合区190的表面以下，复合率(复合速度)比在典型的半导体-绝缘体界面处的复合率更高。比如在完美的硅-氧化硅界面处的复合速度在30cm/s到10cm/s的范围内。在硅-氧化硅界面的更高密度的陷阱处，复合速度可以达到高达至多14Cm/s的值。作为替代地，依据实施例，复合区190的表面复合率或表面复合速度是在半导体主体100中的电荷载流子的饱和速度的至少0.5%。在半导体主体100是基于硅的情形中，表面复合速度可以是至少5X 14 (5E04)cm/s，比如大于IXlO5 (1E05) cm/s或至少I X 16(1E06) cm/so
[0034]复合区190可以由金属或金属化合物(比如导电的金属硅化物，像CoSi2、HfSi2,MoSi2、NiSi2、PdSi2