沉积无氟/碳保形钨的方法

沉积无氟/碳保形钨的方法
【专利说明】沉积无氟/碳保形钨的方法
[0001] 本发明的实施例涉及半导体基板的处理。更具体地说，本发明的实施例涉及使用 原子层沉积技术于半导体基板上低温沉积钨层或硅化钨层的方法。
[0002] 半导体处理工业继续寻求更大的产出率，同时增加经沉积于具有较大表面积的基 板上的层的均匀性。这些相同因素与新型材料结合亦提供基板的每单位面积上电路的更高 集成。随着电路集成增加，对有关层厚度的更大均匀性及工艺控制的需要上升。因此，已开 发各种技术来以有成本效益的方式于基板上沉积层，同时保持对层的特性的控制。
[0003] 化学气相沉积（chemicalvapordeposition;CVD)为用于在基板上沉积层的最常 见的沉积工艺之一。CVD为通量相关沉积技术，所述通量相关沉积技术要求精确控制基板温 度及引入处理腔室内的前驱物以产生均匀厚度的期望层。这些需求随着基板大小的增加变 得更为重要，从而需要更复杂的腔室设计及气体流动技术来保持足够均匀性。
[0004] 表现出极好阶梯覆盖的CVD的变型为循环沉积或原子层沉积（atomic1ayer deposition;ALD)。循环沉积是基于原子层外延（atomiclayerepitaxy;ALE)且使用化学 吸附技术以在连续循环内于基板表面上输送前驱物分子。循环将基板表面暴露至第一前驱 物、净化气体、第二前驱物及净化气体。第一前驱物及第二前驱物发生反应以形成产物化合 物作为基板表面上的膜。重复所述循环以形成具有期望厚度的层。
[0005] 在高沉积速率下形成膜层同时提供足够的阶梯覆盖是相冲突的特性，所述相冲突 的特性经常需要牺牲其中一个特性来获得另一个特性。当耐火金属层在互连由介电层分离 的邻近金属层的触点形成期间沉积在间隙或通孔上时，此冲突尤其明显。历史上，已使用 CVD技术沉积诸如耐火金属的导电材料以经济且快速地形成触点。由于半导体电路系统的 日趋增加的集成，钨已基于优良的阶梯覆盖而被使用。因此，使用CVD技术沉积钨由于工艺 的高产出量而在半导体处理中享有广泛应用。
[0006] 然而，通过常规CVD方法沉积钨伴随有若干缺点。举例而言，ALD工艺将钨膜沉积 至含有高深宽比（例如，20)的通孔内，而常规CVD工艺将通常导致类似通孔"交错断裂"且 不完全填满。同样，钨层在半导体晶片上的覆盖沉积在低于400°C的温度下非常耗时。钨的 沉积速率可通过增加沉积温度至例如约500°C至约550°C而提高。然而，在此较高范围内的 温度可能损害正形成的集成电路的下层部分的结构及操作完整性。使用钨亦使在制造工艺 期间的光刻步骤受挫，因为使用钨导致具有70%的反射率或小于硅的反射率的相对粗糙表 面（与厚度及波长相关的）。此外，钨已经证实难以均匀沉积。不良的表面均匀性通常增加 膜电阻率。
[0007] 在具有替换栅极方案的高k金属栅极中，当技术节点到达20nm及以下时，需要被 填满的特征结构变得极其小。需要良好地控制功函数膜的保形性及此膜的性质（无包括氟 的有害元素）。另外，当由于较小结构内部的非常受限的可占用面积而发展膜层叠用于更小 特征结构时，需要组合已在较大结构上使用的数个功能层（诸如WF层、成核层、阻挡层）。
[0008] 一直可用的钨膜及硅化钨（WSix)膜是引入氟的主要基于WFj9CVD/ALD工艺且在 沉积阻挡层及成核层之前无法直接沉积于栅极上。具有金属氧化物配位体的钨前驱物遭受 高碳含量的缺点，同时诸如氯化物的其它卤化物前驱物在高温下（600°C及超过600°C)处 理且不适合于替换栅极工艺。高温CVD工艺亦遭受不良阶梯覆盖的缺点。
[0009] 钨金属沉积工艺可通过与氢反应而执行。然而，所述反应严格受限于氢的解离。氢 等离子体可增加反应速率但可对基板或正形成的膜造成损害。氢自由基亦可与钨前驱物反 应以形成钨膜。然而，通常用来产生自由基的"热线"与钨前驱物不相容。
[0010] 因此，在此技术领域需要使用原子层沉积技术以良好保形性沉积钨层的改进技 术。

【发明内容】

[0011] 本发明的一或多个实施例涉及处理方法，所述处理方法包含将基板顺序地暴露至 包含第一反应气体及第二反应气体以形成含钨膜，所述第一反应气体包含含钨化合物，所 述含钨化合物包含具有经验式WxCl5x的化合物。
[0012] 本发明的一些实施例针对处理方法。方法包含：将基板定位于处理腔室中及在小 于或等于约475°C的温度下将基板的至少一部分顺序地暴露至第一反应气体及第二反应气 体以形成含钨膜，第一反应气体包含五氯化钨、具有经验式WxCl5x的化合物或六氯化钨中的 一或多种。
[0013] 本发明的一些实施例针对沉积WSiJ莫的方法。方法包含：将基板定位于处理腔室 中；及在小于或等于约475°c的温度下将基板的至少一部分顺序地暴露至第一反应气体及 第二反应气体以形成WSiJ莫。第一反应气体包含五氯化钨、具有经验式WxCl5x的化合物或六 氯化钨中的一或多种且第二反应气体包含含硅气体，含硅气体与含钨气体之比在约100:2 至约100:0. 2的范围内。
[0014] 本发明的一些实施例针对处理方法，所述处理方法包含将处理腔室中的基板的至 少一部分顺序地暴露至包含含钨化合物的第一反应气体及包含氢自由基的第二反应气体 以形成含钨膜，所述含钨化合物具有经验式概：1 5或WC16。
[0015] 本发明的一或多个实施例针对处理方法，所述处理方法包含：将基板定位在包含 气体分布组件的处理腔室中，所述气体分布组件包括多个狭长气体端口，所述多个狭长气 体端口包括第一反应气体端口及第二反应气体端口，第一反应气体端口与包含具有经验式 概：1 5或WC1 6的含钨化合物的第一反应气体流体连通且第二反应气体端口与包含氢的第二 反应气体流体连通，气体分布组件使第一反应气体及第二反应气体两者同时流入处理腔室 内。使第二反应气体通过加热元件以在第二反应气体中产生氢自由基。将基板的至少一部 分顺序地暴露至第一反应气体及在第二反应气体中的氢自由基以于基板上形成钨膜。
[0016] 在一些实施例中，第二反应气体包含含氢化合物且含钨膜为钨膜。在一些实施例 中，含钨膜基本上由钨组成。在一或多个实施例中，第二反应气体包含含氮化合物且含钨膜 包含氮化钨。在一些实施例中，第二反应气体包含含硅化合物且含钨膜包含硅化钨（WSix)。
[0017] 在一些实施例中，第二反应气体进一步包含氢。在一或多个实施例中，第二反应气 体包含含硅化合物及含氮化合物的混合物，且含钨膜包含钨硅氮化物（WSixNy)。
[0018] 在一些实施例中，基板包含功函数金属。在一或多个实施例中，功函数金属包含Ti 及/或TiAl。在一些实施例中，在功函数金属与基本上由钨组成的膜之间不存在介入层。 在一或多个实施例中，在功函数金属与基本上由钨组成的膜之间存在介入层，所述介入层 具有小于约5埃的厚度。
[0019] 在一些实施例中，在沉积含钨膜之前，基板包含氧化层，且方法进一步包含约5托 至约20托的范围内的分压下以二硅烷，或氢与硅烷的混合物浸渍基板。
[0020] 在一些实施例中，含钨膜以在约0.2A/环及约3人/循环的范围内的速率生长。
[0021] 一些实施例进一步包含自氢气产生氢自由基。在一或多个实施例中，自氢气产生 氢自由基包含使氢气通过加热元件，所述加热元件具有足够产生氢自由基的温度。一些实 施例进一步包含加热加热元件至足够产生氢自由基的温度。在一些实施例中，加热加热元 件包含提供经由加热元件流动的电流。一或多个实施例进一步包含施加动态张力至加热元 件的端部以防止加热元件在足够产生氢自由基的温度下下垂。
[0022] 在一些实施例中，加热元件含在实质上耐热膨胀的外壳内。在一些实施例中，外壳 附加至气体分布组件的前表面以便流自第二反应气体端口的第二反应气体经由外壳且在 加热元件周围流动。一或多个实施例进一步包含相对于气体分布组件移动基板，以便将基 板的每一部分暴露至基本上按顺序由第一反应气体及第二反应气体组成的气体流动。
[0023] 在一些实施例中，基板保持在小于约475°C的温度下。在一或多个实施例中，基板 保持在大于约350°C的温度下。
[0024] 本发明的一或多个实施例针对处理方法，处理方法包含以硅烷浸渍基板及将先前 以硅烷浸渍过的基板顺序地暴露至第一反应气体及第二反应气体以形成钨膜，第一反应气 体包含含钨化合物及氢，所述含钨化合物包含具有经验式1(：1 5!￡的化合物，第二反应气体包 含还原剂。在一些实施例中，第一反应气体包含氢原子多于钨原子。在一或多个实施例中， 第一反应气体包含以约1:2至1:20的范围内的比存在的含钨化合物及氢。
[0025] 本发明的一些实施例针对处理方法，所述处理方法包含在晶体管内沉积一厚度的 钨作为功函数材料上的填充材料，处理沉积的钨膜及重复以形成期望厚度的钨填充，其中 处理钨膜包含以下的一或多个：（1)将填充材料顺序地暴露至四氯化钛及氨；（2)将填充材 料浸渍在四氯化钛中；及（3)将填充材料暴露至氢等离子体达在约10秒至约30秒的范围 内的时间。在一或多个实施例中，在（a)中沉积为填充材料的钨的厚度是在约丨〇A至约 30A的范围内。在一些实施例中，TiN的量小于约1/2的单层厚度。
[0026] 在一些实施例中，当钨膜具有约70A的厚度时，钨膜具有大于约60A的晶粒大 小。在一或多个实施例中，当钨膜具有约200A的厚度时，钨膜具有小于约30yD?cm的 电阻率。
[0027] 形成保形钨膜的方法包含：将表面顺序地暴露至包含含钨化合物的第一反应气体 达第一时间及暴露至包含氢的第二反应气体达第二时间来沉积钨膜，第一时间及第二时间 皆小于约2秒。在一些实施例中，钨膜以小于约1人/彳循环的速率生长。在一或多个实施例 中，钨膜以小于约0.8A/:循环的速率生长。
[0028] 本发明的一些实施例针对集成电路晶体管装置，所述集成电路晶体管装置包含安 置在沟道上的介电层、安置在介电层上的功函数金属及安置在功函数层上的填充层，其中 填充层基本上由W组成。
[0029] 一或多个实施例针对集成电路晶体管装置，集成电路晶体管装置包含安置在沟道 上的介电层、介电层上基本上由钨组成的功函数层。
[0030] 在一些实施例中，功函数金属实质上不含氟。在一或多个实施例中，填充层实质上 不含氟。
[0031] 在一些实施例中，在功函数金属与基本上由钨组成的膜之间不存在介入层。在一 或多个实施例中，在功函数金属与基本上由钨组成的膜之间存在介入层，所述介入层具有 小于约5埃的厚度。
[0032] 一或多个实施例针对处理方法，处理方法包含在晶体管内沉积一厚度的钨作为功 函数材料上的填充材料；处理沉积的钨膜；及重复以形成期望厚度的钨填充。处理钨膜包 含以下的一或多个：（1)将填充材料顺序地暴露至四氯化钛及氨；（2)将填充材料浸渍在四 氯化钛中；及（3)将填充材料暴露至氢等离子体达在约10秒至约30秒的范围内的时间。 在一些实施例中，在（a)中沉积为填充材料的钨的厚度在约丨〇A至约30A的范围内。在 一或多个实施例中，TiN的量小于约1/2的单层厚度。
[0033] 附图简单说明
[0034] 因此，可详细理解本发明的上述特征结构的方式，即可参照实施例更具体描述上 文简要概述的本发明，一些实施例图示于附图中。然而，应注意，附图仅图示本发明的典型 实施例，且因此不欲视为本发明范围的限制，因为本发明可允许其它同等有效的实施例。
[0035] 图1图示根据本文描述的一个实施例使用双脉冲循环沉积技术形成钨层的示例 性工艺序列；
[0036] 图2图示示例性ALD处理系统；
[0037] 图3图示示例性空间ALD处理系统；
[0038] 图4图示供空间ALD处理系统使用的基座；
[0039] 图5图示根据本发明的一或多个实施例的气体分布组件的透视图；
[0040]图6图示根据本发明的一或多个实施例的气体分布组件的前视图；
[0041]图7图示根据本发明的一或多个实施例的气体分布组件的前视图；
[0042]图8图示根据本发明的一或多个实施例的供气体分布组件使用的线外壳的透视 图；
[0043] 图9图示根据本发明的一或多个实施例的组件的视图；
[0044] 图10图示根据本发明的一或多个实施例的组件的视图；
[0045] 图11图示根据本发明的一或多个实施例的组件的视图；
[0046] 图12图示根据本发明的一或多个实施例的组件的视图；
[0047]图13图示根据本发明的一或多个实施例的气体分布组件的横截面图；及
[0048]图14图示根据本发明的一或多个实施例的气体分布组件的横截面图。
[0049] 图15A图示示例性集成处理平台；
[0050] 图15B图示另一示例性集成处理平台；
[0051] 图16图示供本发明的实施例使用的批处理腔室的示意性横截面图；及
[0052] 图17图示供本发明的实施例使用的批处理腔室的示意图。
[0053] 具体描述
[0054]本发明的实施例提供用于沉积含钨膜的改进工艺。各种实施例的工艺使用蒸气沉 积技术，诸如原子层沉积（ALD)，以提供具有显著改进的表面均匀性及生产水平产出量的钨 膜。在一些实施例中，工艺允许在无阻挡层的情况下将含钨膜沉积于n-金属表面上。在一 些实施例中，方法通过在较低的处理温度下提供含钨膜的保形沉积、节省正形成的装置的 热预算而有利地提高生产力及处理半导体基板的效率。
[0055] 如本文所使用，"基板表面"指于上面执行膜处理的基板的任何部分或形成于基板 上的材料表面的部分。举例而言，于上面可执行处理的基板表面取决于应用包括：诸如硅、 氧化硅、氮化硅、掺杂硅、锗、砷化镓、玻璃、蓝宝石的材料；及任何其它材料，诸如金属、金属 氮化物、金属合金及其它导电材料。基板表面上的阻挡层、金属或金属氮化物包括钛、氮化 钛、氮化钨、钽及氮化钽。基板表面亦可包括介电材料，诸如二氧化硅及碳掺杂的氧化硅。基 板可具有各种尺寸，诸如200mm或300mm直径的晶片以及矩形面板或正方形面板。在一些 实施例中，基板包含刚性离散材料。
[0056] 如本文所使用，"原子层沉积"或"循环沉积"指顺序暴露两种或更多种反应化合 物以于基板表面上沉积材料层。如在本说明书及随附权利要求书中所使用，术语"反应化 合物"、"反应气体"、"反应物种"、"前驱物"、"工艺气体"和类似物可互换用于意指具有能够 在表面反应中（例如，化学吸附、氧化、还原）与基板表面或基板表面上的材料反应的物种 的物质。基板或基板的部分顺序地暴露至两种或更多种反应化合物，所述反应化合物经引 入处理腔室的反应区内。在时域ALD工艺中，至每一反应化合物的暴露由时间延迟分开，以 允许每一化合物黏着于基板表面及/或在基板表面上发生反应。在空间ALD工艺中，基板 表面的不同部分或基板表面上的材料同时暴露至两种或更多种反应化合物，以便基板上的 任何已知点实质上不同时暴露至多于一种反应化合物。如在本说明书及权利要求书中所使 用，如本领域的技术人员将理解，用于此方面的术语"实质上"意指存在以下可能性：基板的 小部分可能由于扩散而同时暴露至多种反应气体且同时暴露是非故意的。
[0057] 在时域ALD工艺的一个方面中，第一反应气体（亦即，第一前驱物或化合物A)经 脉冲输送至反应区内，继之以第一时间延迟。紧接着，第二前驱物或化合物B经脉冲输送至 反应区内，继之以第二延迟。在每一时间延迟期间，诸如氩气的净化气体引入处理腔室内以 净化反应区或另外自反应区移除任何残留反应化合物或副产物。或者，整个沉积工艺期间 净化气体可连续不断地流动，以便在介于反应化合物的脉冲之间的时间延迟期间仅净化气 体流动。或者脉冲输送反应化合物直至在基板表面上形成期望膜或膜厚度。在任一情况中， 脉冲输送化合物A、净化气体、化合物B及净化气体的ALD工艺为循环。循环可从化合物A 或化合物B开始且继续各个顺序的循环直至达到具有期望厚度的膜。
[0058] 在空间ALD工艺的方面中，第一反应气体及第二反应气体（例如，氢自由基）同时 输送至反应区但由惰性气体幕及/或真空幕分离。基板相对于气体输送设备移动以便将基 板上的任何已知点暴露至第一反应气体及第二反应气体。
[0059] 图1描绘根据本发明的一些实施例用于在基板上形成含钨层的方法。方法100大 体开始于102,其中提供具有表面的基板且将所述基板放置至处理腔室内，含钨层将形成于 所述表面上。如本文所使用，"基板表面"指层可形成于上面的任何基板表面。基板表面可 具有在所述基板表面中形成的一或多个特征结构、在所述基板表面上形成的一或多个层及 所述一或多个特征结构与所述一或多个层的组合。基板（或基板表面）可在沉积含钨层之 前例如通过研磨、蚀刻、还原、氧化、卤化、羟基化、退火、烘烤或类似方式预先处理。
[0060] 基板可为能够使材料沉积于所述基板上的任何基板，诸如硅基板、III-V族化合物 基板、娃锗（SiGe)基板、外延基板、绝缘层上娃（silicon-on-insulator ;SOI)基板、诸如液 晶显示（IXD)、等离子体显示、电致发光（electro luminescence ;EL)灯显示的显示基板、 太阳能阵列、太阳能面板、发光二极管（light emitting diode ;LED)基板、半导体晶片或类 似物。在一些实施例中，一或多个额外层可安置于基板上以使得含钨层可至少部分地形成 于所述一或多个额外层上。举例而言，在一些实施例中，包含金属、氮化物、氧化物或类似物 或前述的组合的层可安置于基板上且可使含钨层形成于此层或多个层上。
[0061] 在一些实施例中，在开始循环沉积工艺以于基板上形成含钨层（如下文在104处 所论述）之前，可将基板暴露至可选浸渍工艺103,如103处以虚线所示。在一或多个实施 例中，于基板上沉积含钨层104的方法不要求浸渍工艺。此意指，在沉积膜之前的浸渍实质 上不存在优势。如在本说明书及随附权利要求书中所使用，在此方面使用的术语"实质上无 优势"意指，在沉积速率中存在小于约10%的增加或在所沉积膜的保形性及均匀性中存在 小于约20%的差异。虽如此说，但存在下文进一步论述的实施例，其中预浸渍形成整体工艺 的重要部分。在一些实施例中，浸渍工艺可包含将基板加热至浸渍温度，随后将基板暴露至 浸渍气体。举例而言，在一些实施例中，可将基板加热至以下的温度：约100°C至约600°C， 或在一些实施例中，约200°C至约600°C，或在一些实施例中约300°C至约500°C，或在一些 实施例中约350 °C至约420 °C，或在一些实施例中约375 °C至约500 °C。
[0062] 在一些实施例中，浸渍气体可包含还原气体，所述还原气体包含氢气及/或氢化 物化合物，诸如硅烷化合物（例如，硅烷、二硅烷、三硅烷、四硅烷、氯硅烷、二氯硅烷、四氯 硅烷、六氯二硅烷、甲基硅烷或类似物）、硼烷化合物（例如，甲硼烷、二硼烷、三硼烷、四硼 烷、五硼烷、烷基硼烷或类似物）、磷化氢、氨、胺化合物、氢、上述物质的衍生物、上述物质的 组合或类似物。当存在还原气体时，还原气体吸附至基板表面及/或与基板表面反应以形 成经处理表面。在一些实施例中，处理过的表面提供更快的沉积工艺用于整体平滑及更加 均匀的随后沉积层。
[0063] 在一些实施例中，基板经受硅烷浸渍。所述实施例中的一些实施例使用实质上仅 硅烷的硅烷浸渍。如在本说明书及随附权利要求书