具有多个阈值电压的半导体器件及其制造方法
【技术领域】
[0001]本发明通常涉及半导体，并且更具体地，涉及具有多个阈值电压的半导体器件及其制造方法。
【背景技术】
[0002]在先进技术中，将多种功能集成到单个芯片可以缩小芯片的尺寸并且增强性能。由于多种功能需要多个阈值，所以需要一种具有多个阈值电压的半导体器件。
【发明内容】
[0003]为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种芯片，包括:第一垂直器件，具有第一阈值，所述第一垂直器件包括:第一源极；第一沟道，位于所述第一源极上方；第一漏极，位于所述第一沟道上方；第一栅极电介质，邻近所述第一沟道；第一导电层，邻近所述第一栅极电介质；以及第一栅极金属，邻近所述第一导电层；以及第二垂直器件，具有第二阈值，所述第二垂直器件包括:第二源极；第二沟道，位于所述第二源极上方；第二漏极，位于所述第二沟道上方；第二栅极电介质，邻近所述第二沟道；第二导电层，邻近所述第二栅极电介质；以及第二栅极金属，邻近所述第二导电层。
[0004]在上述芯片中，其中，所述第一垂直器件用于SRAM模块、I/O逻辑模块、功能逻辑模块、嵌入式DRAM模块和闪存模块中的至少一种。
[0005]在上述芯片中，其中，所述第二垂直器件用于SRAM模块、I/O逻辑模块、功能逻辑模块、嵌入式DRAM模块和闪存模块中的至少一种。
[0006]在上述芯片中，其中，所述第一垂直器件和所述第二垂直器件是全环垂直栅极器件。
[0007]在上述芯片中，其中，所述第一导电层和所述第二导电层由第一材料形成，所述第一导电层注入有第一掺杂剂，并且所述第二导电层注入有第二掺杂剂。
[0008]在上述芯片中，其中，所述第一导电层和所述第二导电层由第一材料形成，所述第一导电层注入有第一浓度的第一掺杂剂，并且所述第二导电层注入有第二浓度的所述第一掺杂剂。
[0009]在上述芯片中，其中，所述第一导电层和所述第二导电层由第一材料形成，所述第一导电层具有第一厚度，并且所述第二导电层具有第二厚度。
[0010]在上述芯片中，其中，所述第一导电层由具有第一功函数的第一材料形成，并且所述第二导电层由具有第二功函数的第二材料形成。
[0011 ] 在上述芯片中，其中，所述第一导电层对应于所述第一阈值，并且所述第二导电层对应于所述第二阈值。
[0012]在上述芯片中，其中，所述第一垂直器件还包括位于所述第一栅极金属和所述第一导电层之间的第三导电层。
[0013]在上述芯片中，其中，所述第一垂直器件还包括位于所述第一栅极金属和所述第一导电层之间的第三导电层，其中，所述第一导电层和所述第三导电层对应于所述第一阈值，并且所述第二导电层对应于所述第二阈值。
[0014]根据本发明的另一方面,还提供了一种芯片,包括:第一垂直器件，具有第一阈值，所述第一垂直器件包括:第一源极；第一沟道，位于所述第一源极上方；第一漏极，位于所述第一沟道上方；第一栅极电介质，邻近所述第一沟道；第一导电层，邻近所述第一栅极电介质；以及第一栅极金属，邻近所述第一导电层；第二垂直器件，具有第二阈值，所述第二垂直器件包括:第二源极；第二沟道，位于所述第二源极上方；第二漏极，位于所述第二沟道上方；第二栅极电介质，邻近所述第二沟道；第二导电层，邻近所述第二栅极电介质；以及第二栅极金属，邻近所述第二导电层；第三垂直器件，具有第三阈值，所述第三垂直器件包括:第三源极；第三沟道，位于所述第三源极上方；第三漏极，位于所述第三沟道上方；第三栅极电介质，邻近所述第三沟道；第三导电层，邻近所述第三栅极电介质；以及第三栅极金属，邻近所述第三导电层；
[0015]在上述芯片中，其中，所述第一导电层对应于所述第一阈值，所述第二导电层对应于所述第二阈值，并且所述第三导电层对应于所述第三阈值。
[0016]根据本发明的又一方面，还提供了一种用于制造包括具有第一阈值的第一垂直器件和具有第二阈值的第二垂直器件的芯片的方法，包括:在所述第一垂直器件的沟道的侧表面上方形成第一导电层；以及在所述第二垂直器件的沟道的侧表面上方形成第二导电层。
[0017]在上述方法中，其中，在所述第一垂直器件的所述沟道的所述侧表面上方形成所述第一导电层还包括:形成对应于所述第一阈值的所述第一导电层，并且在所述第二垂直器件的所述沟道的所述侧表面上方形成所述第二导电层还包括:形成对应于所述第二阈值的所述第二导电层。
[0018]在上述方法中，还包括:以相对于垂直方向的倾斜角度注入第一掺杂剂。
[0019]在上述方法中，还包括:以相对于垂直方向的倾斜角度注入第一掺杂剂，其中，以相对于垂直方向的所述倾斜角度注入所述第一掺杂剂还包括:以相对于垂直方向呈5度至60度的角度注入所述第一掺杂剂。
[0020]在上述方法中，还包括:形成邻近所述第一导电层的第一栅极，以及形成邻近所述第二导电层的第二栅极。
[0021]在上述方法中，还包括:在所述第一垂直器件的所述沟道的所述侧表面上方形成第三导电层。
[0022]在上述方法中，还包括:在所述第一垂直器件的所述沟道的所述侧表面上方形成第三导电层，其中，在所述第一垂直器件的所述沟道的所述侧表面上方形成所述第一导电层和所述第三导电层还包括:形成对应于所述第一阈值的所述第一导电层和所述第三导电层，并且在所述第二垂直器件的所述沟道的所述侧表面上方形成所述第二导电层还包括:形成对应于所述第二阈值的所述第二导电层。
【附图说明】
[0023]图1是根据示例性实施例的示出了示例性半导体器件的截面图。
[0024]图2是根据示例性实施例的示出了示例性芯片的截面图。
[0025]图3是根据示例性实施例的示出了示例性芯片的截面图。
[0026]图4是根据示例性实施例的示出了示例性芯片的截面图。
[0027]图5是根据示例性实施例的示出了示例性芯片的截面图。
[0028]图6是根据示例性实施例的示出了示例性芯片的截面图。
[0029]图7是根据示例性实施例的示出了示例性芯片的截面图。
[0030]图8是根据示例性实施例的示出了示例性芯片的截面图。
[0031]图9是根据示例性实施例的示出了示例性芯片的截面图。
[0032]图10是根据示例性实施例的示出了示例性芯片的截面图。
[0033]图11是根据示例性实施例的示出了示例性半导体器件的截面图。
[0034]图12是根据示例性实施例的示出了示例性芯片的方块图。
[0035]图13a至图13h是根据示例性实施例的示出了示例性芯片的方块图。
[0036]图14a至图14h是根据示例性实施例的示出了示例性芯片的方块图。
[0037]图15是根据示例性实施例的用于制造芯片的流程图，其中，该芯片包括具有第一阈值的第一垂直器件和具有第二阈值的第二垂直器件。
【具体实施方式】
[0038]现在将详细地参考附图中示