一种半导体器件的制造方法
【技术领域】
[0001]本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。
【背景技术】
[0002]在半导体技术领域中，光刻工艺是半导体器件的制造过程中所必不可少的工艺。在刻蚀过程中，刻蚀副产物(或不需要的膜层)往往形成在晶片(或晶圆)的边缘区域，这些副产物会直接影响器件(尤其是晶片边缘区域的器件)的良率。为了提高器件的良率，通常需要对晶片边缘(简称晶边)进行刻蚀处理。
[0003]晶边刻蚀工艺由于可以减少缺陷(defect)、放电(arcing)以及应力过剩(excessive stress)的来源,提升良率，因而获得了广泛的关注。其中，有源区(AA)晶边刻蚀是半导体制造中晶边刻蚀的起始点，并且对确保保留的膜层的均一性至关重要。
[0004]由于存在复杂的图形交叠，晶片边缘缺陷已经成为导致器件良率下降的一个重要因素。晶边刻蚀的目的就是改善芯片的良率，尤其是晶片边缘区域的管芯(die)的良率。现有的晶边刻蚀方法，主要采用等离子体刻蚀法，通过等离子体限制环(plasma confinementring)来实现。
[0005]现有技术中晶片的制备方法为首先在晶片(半导体衬底)上形成光刻胶，对该光刻胶进行曝光、显影处理；进行刻蚀以形成用于容置浅沟槽隔离的沟槽；对晶片边缘进行刻蚀，步骤E4:通过湿法剥离去除所述光刻胶；制备得到的晶片如图1所示。
[0006]通过上述方法制备得到晶片存在的缺陷出现在晶圆的边缘(wafer outer edge)或者后方的斜面区域(backside bevel area),增加了去除所述缺陷的难度,甚至导致晶圆的破碎，良率的降低以及稳定性问题。
【发明内容】
[0007]针对现有技术的不足，本发明提出一种新的半导体器件的制造方法。
[0008]本发明实施例提供一种半导体器件的制造方法，所述方法包括:
[0009]提供晶片；
[0010]减薄所述晶片的边缘，以减小所述晶片的边缘的厚度；
[0011]在所述晶片的有源区形成用于容置浅沟槽隔离的沟槽；
[0012]对所述晶片的边缘进行斜面蚀刻。
[0013]作为优选，选用激光抛光的方法来减薄所述晶片的边缘。
[0014]作为优选，所述方法还进一步包括沉积隔离材料层，以填充所述沟槽形成浅沟槽隔离，同时在所述晶片的边缘上方形成更多的所述隔离材料层。
[0015]作为优选，所述隔离材料层选用氧化物层。
[0016]作为优选，所述方法还进一步包括在所述晶片的边缘形成高K材料层、覆盖层以及金属焊盘的步骤。
[0017]作为优选，所述覆盖层选用Ti和/或TiN ；
[0018]所述金属焊盘选用Al焊盘。
[0019]作为优选，形成所述沟槽的方法为:
[0020]在所述晶片上形成牺牲材料层；
[0021 ] 在所述牺牲材料层上形成掩膜层；
[0022]以所述掩膜层为掩膜蚀刻所述牺牲材料层和所述晶片，以形成所述沟槽。
[0023]作为优选，所述牺牲材料层选用氧化物层。
[0024]本发明的半导体器件的制造方法，与现有技术相比，在晶片制备工艺开始之前首先对所述晶片进行处理，将晶片的边缘部位进行减薄(thinning)，然后在所述晶片的有源区形成沟槽，然后沉积氧化物层，以形成浅沟槽隔离，同时在所述晶片的边缘上方形成氧化物层，通过所述方法可以在晶片的边缘可以填充更多氧化物，以得到厚度更大的氧化物层，从而保证在所述氧化物层上形成的高K、覆盖层以及金属焊盘不会发生脱落现象，提高半导体器件的良率。
【附图说明】
[0025]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0026]附图中:
[0027]图1为现有技术中的一种半导体器件的结构示意图；
[0028]图2a_2c为本发明一实施方式中一种半导体器件的制造方法中形成的结构的示意性剖视图；
[0029]图3为本发明实施例的半导体器件的制造方法的一种示意性流程图。
【具体实施方式】
[0030]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0031]应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0032]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0033]空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
[0034]在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
[0035]为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0036]下面，参照图3以及图2a_2c来描述本发明实施例提出的半导体器件的制造方法。其中，图3为本发明实施例的半导体器件的制造方法的一种示意性流程图；图2&-2(:为本发明实施例的半导体器件的制造方法的两个相关步骤形成的结构的示意性剖视图。
[0037]下面结合附图对本发明一具体地实施方式作进一步的说明。
[0038]首先，执行步骤201，提供晶片；
[0039]如图2a所示，在晶片至少包括半导体衬底201，其中所述半导体衬底201可以是以下所提到的材料中的至少一种:娃、绝缘体上娃(SOI)、绝缘体上层叠娃(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。。
[0040]其中，该晶片为拟形成浅沟槽隔离