示形成导电层160于记忆体单元150上的步骤。在此步骤中，先以溅镀、蒸镀、电镀或无电镀的方式沉积导电材料，例如:妈、铜、镍、铝、多晶硅于绝缘层120与记忆体单元150上，以形成导电层160。接着将光阻层(未绘示)旋转涂布至导电层160上，并利用曝光将光罩(未绘示)的图案转移至光阻层上，以暴露部分导电层160。接着移除暴露的区域以完成记忆体结构100的布线。
[0041]接着请参阅下述说明以进一步理解其他记忆体结构的制备方法。请参阅图3A与图9A、图10A、图1lA及图12A，与图3B与图9BA、图10B、图1lB及图12B以理解图2的记忆体结构200的制备方法。图3A与图9A、图10A、图1lA及图12A绘示图2的记忆体结构200，在制程各个阶段的上视图，而图3B与图9BA、图10B、图1lB及图12B绘示图2的记忆体结构200，在制程各个阶段的剖面图。
[0042]如图3A与图3B所示，先形成绝缘层120于基层110上，并形成穿孔130贯穿绝缘层120，接着再形成导电接触240于此穿孔130中。可利用任何合适的方式形成绝缘层120，例如:物理气相沉积、化学气相沉积或原子层沉积。在沉积绝缘层120后，利用微影蚀刻方式形成贯穿绝缘层120的穿孔130，以暴露基层110中的接触区112。接着可使用例如是溅镀、蒸镀、电镀或无电镀的方式来沉积导电材料于穿孔130中，以形成导电接触240。在本发明的部分实施例中，会先形成阻障层170至穿孔130的侧壁，再形成导电接触140，阻障层可通过物理气相沉积、化学气相沉积或原子层沉积方式形成。
[0043]请接着参阅图9A与图9B。在图9A与图9B中，形成一光阻层520于绝缘层120与导电结构130上，并图案化此光阻层520以暴露部分导电接触240。先将光阻层520旋转涂布至绝缘层与导电结构上，并利用曝光将一光罩(未绘示)的图案转移至光阻层520上，以形成暴露部分导电接触240的第一开口 530。
[0044]请接着参阅图1OA与图10B。在图1OA与图1OB中绘示凹陷导电接触240的步骤，令使其具有第一高度H4与第二高度H3，且第一高度H4与第二高度H3之间具有高度差。在本发明的部分实施例中，第二高度H3低于第一高度H4。在本发明的其他部分实施例中，第二高度H3与第一高度H4之间的高度比值介于0.5至0.8之间。如图1OA与图1OB所示，移除部分导电接触240以形成具有阶状轮廓242的导电接触240。其中，是使用气体等离子蚀刻来移除暴露于第一开口 530中的导电接触240，使用的气体可包含六氟化硫、氦气、四氟化碳、三氟甲烷、或其组合。值得注意的是，在此步骤中需调控气体流量比例以保护光阻层520，使第一开口 530在蚀刻过程中维持同样大小。此外，暴露于第一开口 530中的部分导电接触240，其每个位置的蚀刻时间均相同，因此高度自第一高度H4降低至第二高度H3，以形成具有阶状轮廓242的导电接触240。在凹陷导电接触240后，即可移除光阻层520。
[0045]此外，阻障层170的材料性质略同于导电接触240，因此在凹陷导电接触240的同时亦会移除部分的阻障层170，此使得阻障层170的高度略为下降。
[0046]在本发明的部分实施例中，六氟化硫的流量介于10?lOOsccm、氦气的流量介于20?lOOsccm、四氟化碳的流量介于10?lOOsccm、以及三氟甲烧的流量介于10?30sccm。
[0047]请继续参阅图1lA与图11B。在图1lA与图1lB中绘示形成记忆体单元150至导电接触140上的步骤。在此步骤中，先将光阻层旋转涂布至记忆体单元150上。可利用任何合适的方式沉积记忆体单元150覆盖于绝缘层120与导电接触240上，且可视记忆体单元150种类的不同，例如:电阻式记忆体与磁式记忆体，以选用合适的沉积材料。举例来说，若欲形成电阻式记忆体于导电接触240上，可先以溅镀、蒸镀、电镀或无电镀的方式来形成底电极于导电接触140上，接着以物理气相沉积、化学气相沉积或原子层沉积方法形成氧化层于底电极上，最后再用溅镀、蒸镀、电镀或无电镀的方式形成顶电极于氧化层上。接着再利用曝光将光罩(未绘示)的图案转移至光阻层上，以暴露部分记忆体单元150。最后移除暴露的区域以完成图案化记忆体单元150的步骤。如图1lB所示，记忆体单元150会直接接触导电接触240的阶状轮廓242，此大幅增加记忆体单元150与导电接触240之间的接面面积，而降低了接面电阻。
[0048]最后请参阅图12A与图12B。在图12A与图12B中绘示形成导电层160于记忆体单元150上的步骤。在此步骤中，先以溅镀、蒸镀、电镀或无电镀的方式沉积导电材料，例如:钨、铜、镍、铝、多晶硅于绝缘层120与记忆体单元150上，以形成导电层160。接着将光阻层旋转涂布至导电层160上，并利用曝光将光罩(未绘示)的图案转移至光阻层上，以暴露部分导电层160。接着移除暴露的区域以完成记忆体结构200的布线。
[0049]由上述本发明实施例可知，本发明具有下列优点。本发明降低导电接触一侧的高度，令使导电接触具有高度差。此外，更可依制程需求控制气体流量比例，使导电接触的高度差形成斜面轮廓或阶状轮廓，此均能增加其与记忆体单元的接触面积，进而降低接面电阻并提升记忆体结构的效能。
[0050]虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。
【主权项】
1.一种记忆体结构，其特征在于，包含: 一绝缘层； 一穿孔贯穿该绝缘层； 一导电接触位于该穿孔中，该导电接触具有一第一高度与一第二高度，且该第一高度与该第二高度之间具有一高度差；以及一记忆体单元位于该导电接触上。2.根据权利要求1所述的记忆体结构，其特征在于，该第一高度与该第二高度之间形成一斜面轮廓或一阶状轮廓。3.根据权利要求2所述的记忆体结构，其特征在于，该斜面轮廓与该穿孔的一侧壁之间的夹角介于110至150度之间。4.根据权利要求2所述的记忆体结构，其特征在于，形成该阶状轮廓的该第二高度与该第一高度之间的高度比值介于0.5至0.8之间。5.根据权利要求1所述的记忆体结构，其特征在于，该记忆体单元包含电阻式记忆体与磁式记忆体。6.根据权利要求1所述的记忆体结构，其特征在于，还包含一阻障层位于该穿孔中，并环绕该导电接触。7.—种记忆体结构的制备方法，其特征在于，包含: 形成一绝缘层于一基层上； 形成一穿孔贯穿该绝缘层； 形成一导电接触于该穿孔中； 凹陷该导电接触，令使其具有一第一高度与一第二高度，且该第一高度与该第二高度之间具有一尚度差；以及 形成一记忆体单元于该导电接触上。8.根据权利要求7所述的记忆体结构的制备方法，其特征在于，凹陷该导电接触包含: 形成一光阻层于该绝缘层与该导电接触上； 图案化该光阻层以暴露部分该导电接触； 移除部分该导电接触；以及 移除该光阻层。9.根据权利要求7所述的记忆体结构的制备方法，其特征在于，凹陷该导电接触包含: 形成一硬罩幕于该绝缘层与该导电结构上； 形成一光阻层于该硬罩幕上，并图案化该光阻层以暴露部分该硬罩幕； 移除部分该硬罩幕与部分该光阻层，以令使该导电接触上的该硬罩幕具有一厚度差；以及 移除部分该硬罩幕与部分该导电接触，以令使该导电接触形成一斜面轮廓。10.根据权利要求9所述的记忆体结构的制备方法，其特征在于，是以一第一蚀刻制程同时移除部分该硬罩幕与部分该光阻层，并以一第二蚀刻制程继续移除部分该硬罩幕且同时移除部分该导电接触。11.根据权利要求7所述的记忆体结构的制备方法，其特征在于，凹陷该导电接触包含:形成一光阻层于该绝缘层与该导电接触上；图案化该光阻层以暴露部分该导电接触；以及移除部分该导电接触，以令使该导电接触形成一阶状轮廓。
【专利摘要】本发明揭露一种记忆体结构与其制备方法。记忆体结构包含一绝缘层、一穿孔、一导电接触以及一记忆体单元。穿孔贯穿此绝缘层。导电接触则位于穿孔中，并具有一第一高度与一第二高度，且第一高度与第二高度之间具有一高度差。而记忆体单元位于导电接触上。
【IPC分类】H01L27/24, H01L23/528, H01L21/768, H01L27/22
【公开号】CN105097775
【申请号】CN201510188810
【发明人】吴孝哲
【申请人】宁波时代全芯科技有限公司, 英属维京群岛商时代全芯科技有限公司
【公开日】2015年11月25日
【申请日】2015年4月20日