具有拉长触点的mos晶体管结构的制作方法
【技术领域】
[0001]本发明涉及具有拉长触点的MOS晶体管结构和它们的制造。
【背景技术】
[0002]金属氧化物半导体(MOS)晶体管是可以作为η沟道(NMOS)器件或ρ沟道(PMOS)器件来实现的公知半导体器件。MOS晶体管具有空间隔开的源极区和漏极区，所述源极区和漏极区通过沟道隔开，并且栅极位于沟道上面。栅极通过栅极介电层与该沟道隔离。
[0003]金属栅极MOS晶体管是利用金属栅极和高k栅极介电层的一类MOS晶体管。电流生成方法例如通过在20nm及20nm以下将源极区和漏极区、沟道、栅极介电层和栅极形成为拉长(elongated)结构来制造金属栅极MOS晶体管。
[0004]金属栅极MOS晶体管连接到金属互连结构，该金属互连结构与MOS晶体管一起电连接以形成电路。金属互连结构包括金属径迹层，各金属径迹层通过隔离材料层彼此电隔离，并且延伸穿过隔离材料层的金属通孔电连接相邻的金属径迹层。
[0005]金属互连结构也包括延伸穿过隔离材料底层的金属触点，以电连接到MOS晶体管的源极区和漏极区。金属触点在金属触点开口中形成，金属触点开口延伸穿过隔离材料的底层以暴露源极区和漏极区。
[0006]通常，金属触点通过在隔离材料的底层上形成图案化硬掩膜来制造。图案化硬掩膜具有位于源极区和漏极区上方的若干方形开口。一旦已形成图案化硬掩膜，底部隔离层被蚀刻。
[0007]蚀刻形成暴露源极区的源极金属触点开口以及暴露漏极区的漏极金属触点开口。由于图案化硬掩膜中的方形开口，源极金属触点开口和漏极金属触点开口是方形的。随后图案化硬掩膜被去除。
[0008]此后，硅化物层在暴露的源极区和漏极区上形成，跟着形成位于源极和漏极金属触点开口中的金属触点，并接触源极和漏极硅化物层以及底部隔离层。由于方形的源极和漏极金属触点开口，金属触点是方形的。
【发明内容】
[0009]提供具有拉长触点的MOS晶体管结构及其制造的方法。
[0010]在公开的实施例中，半导体结构被形成有具有位于第一方向上的纵向轴线的拉长金属触点以及具有位于第二正交方向的拉长金属触点。形成接触并位于介电层上方的硬掩膜。介电层具有顶部表面。硬掩膜被蚀刻以形成第一拉长开口和第二拉长开口。第一拉长开口具有位于介电层顶部表面上方并与介电层顶部表面隔开的底部表面以及位于第一方向的纵向轴线。第二拉长开口具有位于介电层的顶部表面上方并与介电层的顶部表面隔开的底部表面以及位于第二方向的纵向轴线。第二方向基本(substantially)正交于第一方向。在已经形成第一拉长开口和第二拉长开口后，硬掩膜被蚀刻以形成第三拉长开口和第四拉长开口。第三拉长开口暴露在介电层顶部表面上的第一区域并具有位于第一方向的纵向轴线。第四拉长开口暴露在介电层顶部表面上的第二区域并具有位于第二方向的纵向轴线。
[0011]在更改实施例中，硬掩膜被形成在介电层上，以及第一图案化光致抗蚀剂(photoresist)层被形成在硬掩膜上。形成第一图案化光致抗蚀剂层包括将第一成像光投射到光致抗蚀剂层上。第一成像光在第一方向具有强偶极子分量(strong dipolecomponent)。通过第一图案化光致抗蚀剂层暴露的硬掩膜被蚀刻以形成第一拉长开口和第二拉长开口。第一拉长开口具有位于介电层的顶部表面上方并与介电层的顶部表面隔开的底部表面以及位于第一方向的纵向轴线。第二拉长开口具有位于介电层的顶部表面上方并与介电层的顶部表面隔开的底部表面以及位于第二方向的纵向轴线。第二方向基本正交于第一方向。第一图案化光致抗蚀剂层被去除，并且在第一图案化光致抗蚀剂层已被去除后在硬掩膜上形成第二图案化光致抗蚀剂层。形成第二图案化光致抗蚀剂层包括将第二成像光投射到光致抗蚀剂层上。第二成像光在第二方向具有强偶极子分量。通过第二图案化光致抗蚀剂层暴露的硬掩膜被蚀刻以形成第三拉长开口和第四拉长开口。第三拉长开口暴露在介电层顶部表面上的第一区域并具有位于第一方向的纵向轴线。第四拉长开口暴露在介电层顶部表面上的第二区域并具有位于第二方向的纵向轴线。
[0012]所述的示例半导体结构包括第一 MOS晶体管的行和列。每个第一 MOS晶体管具有第一拉长源极区，第一拉长源极区具有位于第一方向的纵向轴线。半导体结构也包括第二MOS晶体管的行和列。每个第二MOS晶体管具有第二拉长源极区，第二拉长源极区具有位于第二方向的纵向轴线。第二方向基本正交于第一方向。此外，半导体结构包括接触并位于第一和第二 MOS晶体管上方的介电层。另外，半导体结构包括延伸穿过介电层的多个拉长金属触点。多个拉长金属触点中的第一数量拉长金属触点具有位于第一方向的纵向轴线，并且该第一数量拉长金属触点电连接到第一拉长源极区。多个拉长金属触点中的第二数量拉长金属触点具有位于第二方向的纵向轴线，并且该第二数量拉长金属触点电连接到第二拉长源极区。
【附图说明】
[0013]图1A是顶视图并且图1B-1E是分别从图1A沿剖面线1B-1B、1C-1C、1D-1D和1E-1E截取的横截面图，其示出形成具有拉长触点的MOS晶体管结构的示例方法的步骤。
[0014]图2A-2E、3A-3E、4A-4E、5A-5E、6A-6E、7A-7E 和 8A-8E 是对应于图 1A-1E 的视图，其示出形成具有拉长触点的MOS晶体管结构的示例方法的步骤。
【具体实施方式】
[0015]图1A-1E到图8A-8E示出形成具有垂直拉长金属触点和水平拉长金属触点的MOS晶体管结构的示例方法的步骤。
[0016]如图1A-1E所示，方法100利用常规形成的金属栅极MOS晶体管结构108。MOS晶体管结构108依次包括半导体主体110，该半导体主体110具有单晶硅衬底区112和接触衬底区112的沟道隔离结构114。
[0017]另外，半导体主体110包括第一垂直拉长源极120V1和第二垂直拉长源极120V2、以及第一垂直拉长漏极122V1和第二垂直拉长漏极122V2，第一垂直拉长漏极122V1和第二垂直拉长漏极122V2中的每个接触衬底区112。半导体主体110也包括第一水平拉长源极120H1和第二水平拉长源极120H2，以及第一水平拉长漏极122H1和第二水平拉长漏极122H2，第一水平拉长漏极122H1和第二水平拉长漏极122H2中的每个接触衬底区112。
[0018]源极120V1、120V2、120H1 和 120H2 以及漏极 122V1、122V2、122H1 和 122H2 中的每个具有与衬底区112的导电类型相反的导电类型。另外，源极120V1、120V2、120H1和120H2以及漏极122V1、122V2、122H1和122H2中的每个具有较轻掺杂区(lighter-doped reg1n)LD 和较重惨杂区(heavier-doped reg1n)HD。
[0019]此外，衬底区112具有位于源极120V1和漏极122V1之间的垂直拉长沟道区124V1、位于源极120V2和漏极122V2之间的垂直拉长沟道区124V2、位于源极120H1和漏极122H1之间的水平拉长沟道区124H1以及位于源极120H2和漏极122H2之间的水平拉长沟道区124H2。
[0020]也如图1A-1E所示，MOS晶体管结构108包括垂直拉长高k栅极介电结构126V1以及垂直拉长金属栅极130V1，垂直拉长高k栅极介电结构126V1接触沟道区124V1并位于沟道区124V1上方，垂直拉长金属栅极130V1接触栅极介电结构126V1并位于沟道区124V1上方。MOS晶体管结构108附加地包括垂直拉长高k栅极介电结构126V2和垂直拉长金属栅极130V2，垂直拉长高k栅极介电结构126V2接触沟道区124V2并位于该沟道区124V2上方，垂直拉长金属栅极130V2接触栅极介电结构126V2并位于沟道区124V2上方。
[0021 ] MOS晶体管结构108还包