掺杂浓度的N型。
[0029]图1为一实施例中的功率晶体管的有源区和终端区的俯视不意图。参见图1，功率晶体管100包括第一导电类型的衬底(图中不可见)，形成于衬底上的有源区20以及终端区30。衬底的材料可以为硅、碳化硅、砷化镓、磷化铟等，衬底的掺杂浓度为低掺杂。有源区20用于制备功率晶体管器件的栅、源极结构。由于本实施例中的功率晶体管100并未对有源区20进行改进，因此不对该部分的具体结构做进一步说明。有源区20形成的器件结构可以为IGBT或者VDM0S。终端区30设置于有源区20的外围，包围整个有源区20。
[0030]终端区30的剖面示意图参见图2。终端区30包括形成于衬底10上且由内向外依次设置的过渡场限环302、场限环304以及截止环306。在本实施例中，终端区30包围有源区20，因此终端区30的内侧为与有源区20的主结(图中未示)连接的一侧，外侧为远离有源区20的一侧。
[0031]过渡场限环302形成于终端区30中，作为有源区20和终端区30的过渡区。过渡场限环302通常位于有源区20的边缘区中为各元胞栅极提供栅压的总栅极条的下方，且与有源区20的主结连接。过渡场限环302为第二导电类型的重掺杂区(P+)。在本实施例中，第一导电类型为N型，第二导电类型为P型。过渡场限环302和场限环304在器件生产时同时制造，但它们的耐压作用不同。过渡场限环302由于与有源区20的主结相连，它所承担的耐压很小，甚至可忽略不计，而场限环304则主要起承担耐压的作用。截止环306为第一导电类型的重掺杂区(N+)。截止环306用于终止由于各种原因在器件表面形成的反型层。场限环304包括多个，间隔设置于衬底10上且位于过渡场限环302和截止环306之间。在本实施例中，场限环304为第二导电类型的重掺杂区(P+)。在一实施例中，场限环304的个数可以为2?4个。可以理解，为使得功率晶体管100具有更高的击穿电压时也可以设置更多的场限环304。在本实施例中，场限环304的个数为两个，分别为场限环3041和3042。场限环304的环宽和环间距可以根据击穿电压以及漏电要求进行优化设计。
[0032]终端区30还包括多个分压保护结构40以及覆盖器件表面的钝化层308。钝化层308的厚度在6000埃?10000埃，其材料可以为氮化硅。钝化层也可以为聚酰亚胺，其厚度在30000埃?50000埃。分压保护结构40的剖面示意图如图3所示。分压保护结构40包括栅氧化层402、场氧化层404、多晶娃场板406、第一介质层408、第二介质层410以及金属场板414。
[0033]栅氧化层402形成于各重掺杂区(过渡场限环302、场限环304以及截止环306)的表面，因此制备过程中可以与VDMOS或者IGBT晶体管的制备工艺兼容，从而不需要增加光刻次数，能够节省成本。栅氧化层402的厚度较薄，在500埃?1200埃之间。
[0034]场氧化层404形成于各重掺杂区一侧的衬底10上且与栅氧化层402接触。场氧化层404的厚度大于栅氧化层402的厚度。场氧化层404的厚度为10000埃?20000埃。场氧化层404的材料可以为硅的氧化物，例如二氧化硅。
[0035]场氧化层404、第一介质层408以及第二介质层410呈台阶状依次向上分布。在本实施例中，第一介质层408的材料为硼磷硅玻璃(BPSG)，第二介质层410的材料为磷硅玻璃(PSG) ο两个介质层采用不同的材料可以更好地抑制外界电荷。分压保护结构40还包括形成于第一介质层408和第二介质层410之间的隔离层416。隔离层416用于将第一介质层408和第二介质层410进行隔离。隔离层416的材料可以为氮化硅、氮氧化硅等。在本实施例中，绝缘层416的材料为氮化硅(Si3N4)。由于氮化硅具有极高的致密性，它是良好的湿法刻蚀阻挡剂，能保护下面的第一介质层408，便于PSG刻蚀时刻出完整的、平整度较好的台阶。此外，由于氮化硅具有致密性，它还能阻挡外界电荷进入器件内部，因而起到保护器件、提高器件工作可靠性的作用。具体地，第一介质层408的厚度为12000埃?17000埃，第二介质层410的厚度为38000埃?46000埃，隔离层416的厚度为1000埃?2000埃。因此由场氧化层404、第一介质层408、第二介质层410以及隔离层416形成的终端区30的氧化层的总厚度在61000埃?85000埃。在其他的实施例中，第一介质层408和第二介质层410均采用磷硅玻璃(PSG)，二者之间同样设置隔离层416。
[0036]多晶硅场板406部分覆盖栅氧化层402且部分覆盖场氧化层404。金属场板414则部分覆盖第一介质层408以及第二介质层410。第一介质层408中设置有第一接触孔412以及第二接触孔418。第一接触孔412贯穿第一介质层408且与多晶硅场板406相连。多晶硅场板406通过第一接触孔412与金属场板414连接，形成三台阶复合场板结构。在一实施例中，第一接触孔412设置于多晶硅场板406上远离重掺杂区(位于多晶硅场板406下方)的一端，从而使得第一接触孔412与多晶硅场板406的末端相连形成完整的台阶场板结构，可以避免第一接触孔412设置于多晶硅场板406的中间区域时，多晶硅场板406上与第一接触孔412相连且离开栅氧化层402 —侧的多晶硅场板会产生电场，与形成的三台阶复合场板结构所产生的电场互相叠加，使得电场形式复杂，对击穿特性带来不利影响，甚至可能引起击穿电压下降和击穿特性曲线异常，也增加了仿真过程的运算量和仿真难度，甚至可能会引起仿真不收敛。在本实施例中，金属场板414还通过第二接触孔418与娃片表面直接接触。具体地，第二接触孔418贯穿第一介质层408、栅氧化层402且与各重掺杂区相连，从而直接与硅表面连接(由于接触孔刻蚀时一般会有少量过刻，故会将掺杂区上方的栅氧化层402刻蚀掉从而直接与硅片表面连接)。在本实施例中，金属场板414延伸至第二接触孔418上，从而通过第二接触孔418与位于金属场板414下方的重掺杂区连接。第二接触孔418用于利用金属场板414将硅表面电荷释放掉，以抑制界面电荷，提高击穿电压，并增加了击穿电压的稳定性。第一接触孔418和第二接触孔412之间的金属场板414对耐压的作用不大，该段长度的大小不会对击穿电压产生影响。因此，功率晶体管100中终端区30耐压的等效图如图4所示。
[0037]形成的三台阶复合场板结构可以将终端区电场由半导体体内转移到场氧化层404、第一介质层408以及第二介质层410上，从而使得体内电场减小，提高了击穿电压。其中，高电场主要加在厚的第一介质层408和第二介质层410上，特别是第二介质层410上。与常规采用场限环或场限环加多晶硅场板(或者金属场板)的高压功率晶体管的终端结构相比，硅表面承受的电场更小，从而击穿电压更高。
[0038]具体地，分压保护结构40在主结、过渡场限环302和场限环304的弯曲部分，由于栅氧化层402的厚度较薄，能够引入更多的附加电荷，来减少主结、过渡场限环302和场限环304的尖峰电场。在场板的终端形成较厚的氧化层(包括场氧化层404、第一介质层408以及第二介质层410)，能引入更少的附加电荷，形成弱的附加尖峰电场，从而很好抑制功率晶体管表面电荷，具有较高的击穿电压。多晶硅场板406的长度以及第二介质层410上的金属场板414的长度也可以根据击穿电压以及漏电要求进行统筹优化设计。
[0039]参见图2，在本实施例中的功率晶体管100中，分压保护结构40在过渡场限环302、场限环304以及截止环306表面均有分布，从而可以很好的将终端区半导体体内电场转移到场氧化层404、第一介质层408以及第二介质层410上，使得半导体内电