tal 62B ;ffch = 2ff ch Vertical ^WcJ1 Horizontal7 忽略角传导）、器件单元面积（通过矩形 46所包围的整个面积所表示）以及所示器件单元46的每单位单元的JFET面积（JFET区 48的面积）。在某些实施例中，从沟道到欧姆区的距离（Lehtocihni 54)可通过制作过程所允 许的最小距离（其仍然实现栅电极与源电极之间的分隔）来定义。
[0039] 还可理解，通过图3A所示虚线矩形22所表示的SSBC 22的最终位置示范接触件 22的理想（例如完全）对齐以及理想（例如完善）特征定义。也就是说，对于图3A的器件 46,接触件22的长度一般与η+区20的长度完全平行地延伸。此外，器件46的源接触件区 44基本上没有在SSBC 22之上或下面延伸。可以注意，虽然示出特征的理想对齐和特定形 状以简化论述，但是本方式并不局限于这些特定形状、尺寸或对齐。因此，虽然理想或完全 对齐的器件（例如目标器件结构）在本文中一般示出和论述，但是应当注意，在某些实施例 中，本方式的器件单元（例如器件单元46)的SSBC(例如SSBC 22)可因制造过程中允许的 公差而没有理想或完全对齐，如图3Β所示。
[0040] 例如，图3Β示出本方式的器件46的一实施例，其示范接触件22的不太理想（例 如不完善）对齐以及不太理想（例如不完善）特征定义。如图3Β所示，在某些实施例中， 基于半导体制作中使用的对齐技术的限制，SSBC 22的长度可能没有与η+区20的长度完 全平行（例如有意或无意偏移Γ、2°、3°、4°或5°或者以上）。如图3Β所示，在某些实 施例中，基于半导体制作中使用的对齐的限制，SSBC 22可略微在源接触件区44上方或下 面延伸，或者源接触件区44可略微在SSBC 22上方或下面延伸。例如，在某些实现中，SSBC 22可在源接触件区44之上和/或下面延伸超出少于Wcihni 56 (例如，接触件22的总宽度） 的大约20%、少于Wcihni 56的大约10%或者少于Wcihni 56的大约5%。还可以理解，本文所示和 所述的形状表示器件46的特征（例如源接触件区44、η+区20等）的特征的理想或目标形 状（例如矩形、正方形、六边形等）。但是，如图3Β所示，在某些实现中，这些特征可通过半 导体制作技术（例如光刻）的限制经过少许修改，并且因此写上可表现为具有比器件的设 计中使用的目标结构更圆、更软或者一般更少的明确定义特征。相应地，应当理解，本方式 可适用于理想对齐和/或成形的器件单元（例如，如图3Α所示）以及部分未对齐和/或缺 乏完善特征定义的器件单元（例如，如图3Β所示）。
[0041] 图3C是包括如上所述实现降低通态传导损耗的分段源和体接触件（SSBC)蜂窝器 件布局72Α的一实施例的半导体表面70(例如SiC外延半导体层）的俯视图或平面图。所 示SSBC蜂窝布局72Α包括多个MOSFET器件单元46、例如以上所述的图3Α的器件单元46。 具体来说，图3C中的各所示器件单元46包括如以上针对图3Α所述设置在基础分段源和体 接触件（SSBC)区50 (未示出）之上的分段源和体接触件（SSBC) 22。也就是说，与图3Α不 同，图3C所示的SSBC 22示为实线，其隐藏如上所述的基础分段源和体接触件（SSBC)区 50。各所示SSBC 22包括体接触件部分22A以及两个源接触件部分22B (其在一些实施例 中具有相等尺寸（例如对称）或者可具有不同尺寸（例如不对称））。对于图3C所示的器 件46, SSBC 22的体接触件部分22A仅部分（即，不完全）由SSBC 22的源接触件部分22B 包围。换言之，SSBC 22的源接触件部分22B示为设置在少于SSBC 22的体接触件部分22A 的所有侧面上（例如仅二个侧面上）。例如，对于具有不同成形的SSBC 22的实施例，SSBC 22的源接触件部分22B的部分可沿少于SSBC 22的体接触件部分22A的六个侧面、少于五 个侧面、少于四个侧面、少于三个侧面、少于二个侧面或者仅沿一个侧面定位。
[0042] 图3C还示范所示SSBC器件布局72A的特定尺寸。例如，图3C对于SSBC器件布 局72A的所示实施例示出JFET区的宽度（W ifet 73)、水平器件单元间距74、垂直器件单元间 距75、器件单元面积（Arell 76,通过虚线矩形76所围绕的面积所表示）以及每单位单元的 JFET面积（Aifet 78,通过JFET区48的阴影线部分78所表示）。可以理解，术语"沟道密 度"在本文中可用来表示特定器件单元的沟道周边与器件单元的总面积的比率。因此，对于 图3C所示的SSBC器件布局72A，沟道密度可等于一个器件单元46的总沟道周长除以器件 单元的面积（A m11 76)(例如 Dchannel = (2Lch horizontal + 2Lch-verticai) ZAceIi )。还可以理解，术语 "JFET密度"在本文中可用来表示特定器件单元的JFET面积与器件单元46的总面积的比 率。因此，对于图3C所示的SSBC器件布局72A，JFET密度可等于每单元的JFET面积（Ajfet 78)除以一个器件单元的面积（Acell 76)(例如Djfet = ffjFET(vertical_pitch + horizontal- pitch - W;FET)/Aeell)。如以下所述，SSBC蜂窝布局72A实现器件间距的减小，并且因而增 加每单位面积的沟道周边，和/或增加 MOSFET器件单元46的JFET区48的密度。
[0043] 图4是沿图3C的线条4-4所截取的MOSFET器件单元布局72A的一部分的截面图 90。具体来说，截面图90示范在形成栅电极26、介电层24和SSBC 22之后的MOSFET器件 单元器件布局72A的一部分。如图3C所示，线条4-4穿过SSBC 22的体接触件部分22A， 其设置在MOSFET器件单元46的SSBC区50的体接触件区44之上，如以上针对图3A所述。 相应地，对于图4所示的实施例，SSBC 22的体接触件部分22A设置在p阱区18的表面处 的P+体接触件区44之上（例如与其物理和电接触）。对于所示实施例，SSBC 22的体接触 件部分22A没有设置在截面图90中的η+区20之上（例如与其物理或电接触）。但是，在 其他实施例中，接触件22的体接触件部分22Α可有意地或者因半导体制作过程的限制而部 分设置在η+区20之上（例如与其有限地物理或电接触）。
[0044] 图5是沿线条5-5所截取的图3C的MOSFET器件单元布局72Α的截面图100。如 同图4 一样，图5的截面图100示范在形成栅电极26、介电层24和SSBC 22之后的MOSFET 器件单元布局72Α。如图3C所示，线条5-5穿过SSBC 22的源接触件部分22Β，其设置在 MOSFET器件单元46的SSBC区50的源接触件区42的部件42Α之上，如以上针对图3Α所述。 相应地，对于图5所示的实施例，SSBC 22的源接触件部分22Β设置在η+区20之上（例如 与其物理和电接触）。因此，对于所示截面图100, SSBC 22的源接触件部分22Β没有设置 在截面图100中的P阱区18或者体接触件区44之上（例如与其物理和电接触）。
[0045] 图6是包括SSBC器件布局72Β的另一个实施例的半导体衬底70的俯视图或平 面图。与图3C所示的SSBC器件布局72Α相似，图6所示的SSBC器件布局72Β包括多个 MOSFET器件单元46,其如上所述具有设置在基础SSBC区50 (未示出）之上的SSBC 22。也 就是说，如以上针对图3A所述，SSBC 22包括设置在各器件单元46的体接触件区44之上的 体接触件部分22A，并且还包括设置在源接触件区42的部分42A和42B之上的源接触件部 分22B。此外，所示器件单元46还包括其他特征（例如JFET区48、沟道区47、η+区20)， 如上所述。因此，对于图6的SSBC器件布局72Β，设置在每个SSBC 22之下，SSBC区50具 有在少于所有侧面上由源接触件区42Α和42Β所包围（例如，没有完全包围）的体接触件 区44,如以上针对图3Α所述。相应地，对于图6所示的SSBC器件布局72Β，每个SSBC 22 具有在少于所有侧面上由一个或多个源接触件部分22Β所包含（例如，没有完全包围）的 体接触件部分22Α。
[0046] 另外，如图6所示，器件布局72Β的器件单元46、SSBC 22和基础SSBC区（未示 出）可描述为居中，因为体接触件部分22Α(和基础体接触件区）设置在器件单元46的中 心。作为补充或替代，这些特征可描述为是对称的，因为器件布局72Β的器件单元46、SSBC 22和基础SSBC区（未示出）具有对称的至少两个镜平面，其与半导体表面的平面垂直设置 (即，沿ζ轴设置）。例如，所示器件单元46各包括至少对称的两个镜平面：作为垂直对分 各器件单元46的z-y平面的第一镜平面，以及作为水平对分各器件单元46的ζ-χ平面的 第二镜平面。
[0047] 与图3C所示的SSBC器件布局72A相似，图6所示SSBC器件布局72B的MOSFET 器件单元46设置成行110。但是，与图3C所示SSBC器件布局72A不同，图6中的MOSFET 器件单元的每行110偏移或交错距离112。SSBC器件布局72B的水平间距111和垂直间距 113也在图6中示出。可以理解，图6的交错设计实现p阱区18的角附近以及还有定位在 JFET区的中心之上的栅极氧化物24中降低的电场，如图4和图5所示。相应地，与图3C中 的布局相比，图6的交错设计可实现改进阻断电压（VB)和器件可靠性。
[0048] 图7是包括SSBC器件布局72C的另一个实施例的半导体衬底70的俯视图或平面 图。与图3B和图6所示的SSBC器件布局72A-B相似，图7所示的SSBC器件布局72C包括 多个MOSFET器件单元118。SSBC器件布局72C的水平间距120和垂直间距123也在图7中 示出。此外，MOSFET器件单元118的每个包括上述SSBC 22,其设置在SSBC区50之上（如 以上针对图3A所述）。类似地，设置在每个SSBC 22之下，SSBC区50 (未示出）包括在少 于所有侧面上由源接触件区42A和42B所包围（例如没有完全包围）的体接触件区44,如 以上在图3A中所述。
[0049] 另外，如图7所示，器件布局72C的器件单元118、SSBC 22和基础SSBC区（未示 出）可描述为居中，因为体接触件部分22A (和基础体接触件区）设置在器件单元118的中 心。作为补充或替代，这些特征可描述为是对称的，因为器件布局72C的器件单元118、SSBC 22和基础SSBC区（未示出）具有对称的至少两个镜平面，其与半导体表面的平面垂直设置 (即，沿ζ轴设置）。例如，所示器件单元118各包括至少对称的两个镜平面：作为垂直对分 各器件单元118的z-y平面的第一镜平面，以及作为水平对分各器件单元118的ζ-χ平面 的第二镜平面。
[0050] 图7所示的MOSFET器件单元1118各包括η+掺杂区121，其将SSBC区22与MOSFET 器件单元118的每个的沟道区122分隔。所示MOSFET器件单元118还包括包围沟道区122 的JFET区124。与图3Α、图3C和图6所示的MOSFET器件单元46不同，图7所示的MOSFET 器件单元118具有延长（例如伸长或扩大）的六边形形状和"蜂房"单元布置，其实现ρ阱 区18附近以及还有在JFET区的中心上方的栅极氧化物24中的更低电场。可以理解，相对 于没有利用当前SSBC设计的其他六边形器件单元布局，SSBC 22和基础SSBC区50实现降 低的器件间距123。
[0051] 图8是包括SSBC器件布局72D的又一个实施例的半导体衬底70的俯视图或平面 图。图8所示的SSBC器件布局72D包括多个矩形MOSFET器件单元130,其相互之间以特定 偏移132设置，各包括分段源和体接触件（SSBC) 134。SSBC器件布局72D的水平间距133 和垂直间距135也在图8中示出。对于所示实施例，通过将SSBC 134与MOSFET器件单元 130的每个的p沟道区138分隔的η+掺杂区136来包围SSBC 134。所示MOSFET器件单元 130还包括包围ρ沟道