一种半导体器件及其制造方法、电子装置的制造方法
【技术领域】
[0001]本发明涉及半导体制造工艺，具体而言涉及一种半导体器件及其制造方法、电子
目-Ο
【背景技术】
[0002]在消费电子领域，多功能设备日益受到消费者的喜爱，相比于功能简单的设备，多功能设备制作过程将更加复杂，比如需要在电路版图上集成多个不同功能的芯片，因而出现了 3D集成电路(integrated circuit, 1C)技术。3D集成电路被定义为一种系统级集成结构，将多个芯片在垂直平面方向堆叠，从而节省空间，各个芯片的边缘部分可以根据需要引出多个引脚，根据需要利用这些引脚，将需要互相连接的芯片通过金属线互连。但是，上述方式仍然存在很多不足，比如堆叠芯片数量较多，芯片之间的连接关系比较复杂，需要利用多条金属线，进而导致最终的布线方式比较混乱，而且也会导致电路体积的增加。
[0003]因此，现有的3D集成电路技术大都采用硅通孔(Through Silicon Via，TSV)实现多个芯片之间的电连接。硅通孔是一种穿透硅晶圆或芯片的垂直互连，在硅晶圆或芯片上以蚀刻或镭射方式钻孔，再用导电材料如铜、多晶硅、钨等物质填满，从而实现不同硅片之间的互连。
[0004]由于铜具有其它导电材料所不具备的优良特性，因此，填充硅通孔的导电材料通常为铜。现有技术通常采用电镀工艺实现铜对硅通孔的填充，在实施所述电镀之后，执行化学机械研磨直至露出硅通孔的顶部；然后，后续实施的退火工艺所产生的热应力不匹配现象将会造成铜与其下方的氧化物绝缘层之间的层离，同时，铜的晶粒尺寸的增大将会导致铜的凸起，进而导致硅通孔与其顶部接触的焊盘或者上层互连线的接触不良。
[0005]因此，需要提出一种方法，以解决上述问题。
【发明内容】
[0006]针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括:提供半导体衬底，在所述半导体衬底中形成硅通孔；在所述硅通孔中依次形成绝缘层、粘连层和铜导电层；对所述铜导电层实施预处理，以释放所述铜导电层内部的应力并使晶粒充分长大；执行化学机械研磨直至露出所述硅通孔的顶部。
[0007]在一个示例中，所述预处理包括依次实施的两步退火处理，第一步退火处理为仅对所述铜导电层自身实施的激光热退火，以使所述铜导电层的晶粒充分长大，避免在后续实施第二步退火处理时所述铜导电层发生凸起现象；第二步退火处理为优化的炉内退火，充分释放所述铜导电层内部的应力，避免发生层离现象。
[0008]在一个示例中，所述激光热退火的激光束能量大于0.5J/cm2，紫外波长为200nm-350nm，所述铜导电层内部的温度大于500°C，处理时间小于1微秒。
[0009]在一个示例中，所述炉内退火的升降温速率小于:TC /min,在300°C下持续1小时。
[0010]在一个示例中，形成所述硅通孔的步骤包括:在所述半导体衬底上形成光刻胶层；通过曝光、显影在所述光刻胶层中形成所述硅通孔的顶部开口的图案；以所述图案化的光刻胶层为掩膜，蚀刻所述半导体衬底以在其中形成所述硅通孔；通过灰化去除所述光刻胶层。
[0011]在一个实施例中，本发明还提供一种采用上述方法制造的半导体器件。
[0012]在一个实施例中，本发明还提供一种电子装置，所述电子装置包括所述半导体器件。
[0013]根据本发明，可以避免形成于所述硅通孔中的铜导电层在后续实施的工艺过程中发生凸起和层离现象，确保其与互连线的良好接触。
【附图说明】
[0014]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0015]附图中:
[0016]图1为铜的凸起的大小与电镀铜之后实施的退火的温度以及持续时间之间的关联性的示意图；
[0017]图2A-图2B为根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图；
[0018]图3为根据本发明示例性实施例一的方法依次实施的步骤的流程图。
【具体实施方式】
[0019]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0020]为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的半导体器件及其制造方法、电子装置。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0021]应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[0022]现有技术通常采用电镀工艺实现铜对硅通孔的填充，在实施所述电镀之后，执行化学机械研磨直至露出硅通孔的顶部；然后，后续实施的退火工艺所产生的热应力不匹配现象将会造成铜与其下方的氧化物绝缘层之间的层离，同时，铜的晶粒尺寸的增大将会导致铜的凸起，进而导致硅通孔与其顶部接触的焊盘或者上层互连线的接触不良。如图1所示，所述铜的凸起的大小与所述退火的温度密切相关，而与所述退火的持续时间关联不大，当所述退火的温度超过300°C时，铜的凸起现象随着温度的升高而越发显著。
[0023][示例性实施例一]
[0024]参照图2A-图2B，其中示出了根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图。
[0025]首先，如图2A所示，提供半导体衬底200，半导体衬底200的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SS0I)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，半导体衬底200的构成材料选用单晶硅。
[0026]在半导体衬底200上形成有前端器件，为了简化，图例中未予示出。所述前端器件是指实施半导体器件的后端制造工艺(BE0L)之前形成的器件，在此并不对所述前端器件的具体结构进行限定。所述前端器件包括栅极结构，作为一个示例，栅极结构包括自下而上依次层叠的栅极介电层和栅极材料层。在栅极结构的两侧形成有侧壁结构，在侧壁结构两侧的半导体衬底200中形成有源/漏区，在源/漏区之间是沟道区；在栅极结构的顶部以及源/漏区上形成有自对准硅化物。
[0027]接下来，在半导体衬底200中形成硅通孔201。形成硅通孔201的步骤包括:在半导体衬底200上形成光刻胶层；通过曝光、显影在光刻胶层中形成硅通孔201的顶部开口的图案；以所述图