一种采用研磨工艺减小引线宽度的封装件及其制作工艺的制作方法
【技术领域】
[0001]本发明涉及集成电路领域，具体是一种采用研磨工艺减小引线宽度的封装件及其制作工艺。
【背景技术】
[0002]目前，普通封装件的制作工艺存在以下问题:
[0003]1、普通半蚀刻框架蚀刻引线精度低，只能满足一般布线密度要求，对于更大布线密度要求不易实现。
[0004]2、由于布线密度不高，部分内引线因蚀刻工艺受限而无法延伸至离芯片更近区域，二焊点离芯片距离远，压焊时缩短焊线长度受限，降低成本有限。
[0005]3、对于蚀刻框架，因为框架厚度要求，蚀刻工艺受到很大影响，无法蚀刻出很细的引线宽度，布线区域严重浪费，而且内引线的布置也受到影响，布线灵活度低。
【发明内容】
[0006]针对上述现有技术存在的问题，本发明提供了一种采用研磨工艺减小引线宽度的封装件及其制作工艺，通过先对框架正面实施研磨等步骤减小其厚度、再进行电镀、蚀刻等工艺步骤，做到蚀刻出更细引线宽度的目的，从而增大了内引线的布线密度，提高了布线灵活度，内引线可以延伸至距离芯片更近区域，减少焊线长度，降低了封装成本。
[0007]—种采用研磨工艺减小引线宽度的封装件，主要由芯片、焊线、粘片胶、上塑封体、内引线、引脚、研磨后塑封体和锡球组成，芯片通过粘片胶粘接在内引线之上，焊线接通芯片和内引线形成通路，内引线下部填充有研磨后塑封体，内引线下端部为引脚，引脚上连接有锡球或镍钯金层，上塑封体包围了芯片、焊线、粘片胶和内引线。
[0008]芯片通过粘片I父也可粘接在载体之上。
[0009]芯片通过粘片胶也可粘接在研磨后塑封体之上。
[0010]引脚上也可连接有镍钯金层。
[0011]一种采用研磨工艺减小引线宽度的封装件的制作工艺，其主要工艺流程:框架背部半蚀刻一框架背部预塑封一框架背部研磨一框架正面研磨和电化学抛光一框架正面电镀和蚀刻一上芯和压焊一塑封一植球。
【附图说明】
[0012]图1为背部半蚀刻框架图；
[0013]图2为背部预塑封图；
[0014]图3为背部研磨图；
[0015]图4为正面研磨和电化学抛光图；
[0016]图5为正面电镀和蚀刻图；
[0017]图6为上芯和压焊图；
[0018]图7为塑封图；
[0019]图8为植球图；
[0020]图9为正面局部电镀并部分蚀刻形成载体和内引线图；
[0021]图10为正面部分蚀刻后的上芯压焊塑封和植球图；
[0022]图11为正面局部电镀并蚀刻出内引线(中间部分完全蚀刻露出塑封体)图；
[0023]图12为正面中间部分完全蚀刻后的上芯压焊塑封和植球图。
[0024]图中，1为半蚀刻框架，2为塑封体，3为研磨后塑封体，4为引脚，5为正面研磨后的框架，6为内引线，7为芯片，8为焊线，9为粘片胶，10为上塑封体，11为锡球，12为载体。
【具体实施方式】
[0025]下面结合附图对本产品做一详细说明。
[0026]一种采用研磨工艺减小引线宽度的封装件，主要由芯片7、焊线8、粘片胶9、上塑封体10、内引线6、引脚4、研磨后塑封体3和锡球11组成，芯片7通过粘片胶9粘接在内引线6之上，焊线8接通芯片7和内引线6，内引线6下部间填充有研磨后塑封体3，内引线6下端部为引脚4，引脚4上连接有锡球11，上塑封体10包围了芯片7、焊线8、粘片胶9和内引线6。
[0027]芯片7通过粘片胶9也可粘接在载体12之上。
[0028]芯片7通过粘片胶9也可粘接在研磨后塑封体3之上。
[0029]引脚4上也可镀有镍钯金层。
[0030]一种采用研磨工艺减小引线宽度的封装件的制作工艺，其主要工艺流程:框架背部半蚀刻一框架背部预塑封一框架背部研磨一框架正面研磨和电化学抛光一框架正面电镀和蚀刻一上芯和压焊一塑封一植球。
[0031]具体按照如下步骤进行:
[0032]第一步:框架背部半蚀刻，形成背部半蚀刻框架1，如图1所示；
[0033]第二步:框架背部预塑封，用塑封体对背部半蚀刻框架1的蚀刻部分进行预塑封，形成塑封体2，如图2所示；
[0034]第三步:框架背部研磨，对塑封体2进行研磨，形成研磨后塑封体3，研磨后塑封体3露出背部半蚀刻框架1的引脚4，如图3所示；
[0035]第四步:框架正面研磨和电化学抛光，对背部半蚀刻框架1的正面进行研磨和电化学抛光，形成正面研磨后的框架5，如图4所示；
[0036]第五步:框架正面电镀和蚀刻，对正面研磨后的框架5的正面进行局部电镀并蚀亥IJ，形成内引线6，如图5所示；
[0037]第六步:上芯和压焊，芯片7通过粘片胶9粘接在内引线6之上，焊线8接通芯片7和内引线6，如图6所示；
[0038]第七步:塑封，对框架正面进行塑封，形成上塑封体10包围芯片7、焊线8、粘片胶9和内引线6，如图7所示；
[0039]第八步:植球，在引脚4上生成锡球11，如图8所示。
[0040]其中，就第五步、第六步和第七步的另一种制作方法为:
[0041]第五步:框架正面电镀和蚀刻，对正面研磨后的框架5的正面部分局部电镀并蚀刻形成载体12和内引线6，如图9所示；
[0042]第六步:上芯和压焊，芯片7通过粘片胶9粘接在载体12之上，焊线8接通芯片7和内引线6，如图10所示；
[0043]第七步:塑封，对框架正面进行塑封，形成上塑封体10包围芯片7、焊线8、粘片胶9、载体12和内引线6，如图10所示。
[0044]其中，就第五步、第六步和第七步的再一种制作方法为:
[0045]第五步:框架正面电镀和蚀刻,对正面研磨后的框架5的正面进行局部电镀并蚀亥|J,蚀刻出内引线6，中间部分完全蚀刻露出研磨后塑封体3，如图11所示；
[0046]第六步:上芯和压焊，芯片7通过粘片胶9粘接在研磨后塑封体3之上，焊线8接通芯片7和内引线6，如图12所示；
[0047]第七步:塑封，对框架正面进行塑封，形成上塑封体10包围芯片7、焊线8、粘片胶9和内引线6，如图12所示。
[0048]其中，就第八步的另一种方法为:镀镍钯金，在引脚4上镀镍钯金层。
[0049]本发明通过对框架的研磨等工艺增大了布线密度，提高了布线灵活度，降低了成本。
【主权项】
1.一种采用研磨工艺减小引线宽度的封装件，其特征在于:主要由芯片(7)、焊线(8)、粘片胶(9)、上塑封体(10)、内引线(6)、引脚⑷、研磨后塑封体⑶和锡球(11)组成，芯片(7)通过粘片胶(9)粘接在内引线(6)之上，焊线⑶接通芯片(7)和内引线(6)，内引线(6)下部间填充有研磨后塑封体(3)，内引线(6)下端部为引脚(4)，引脚(4)上连接有锡球(11)，上塑封体(10)包围了芯片(7)、焊线(8)、粘片胶(9)和内引线(6)。2.根据权利要求1所述的一种采用研磨工艺减小引线宽度的封装件，其特征在于:芯片(7)通过粘片胶(9)粘接在载体(12)之上。3.根据权利要求1所述的一种采用研磨工艺减小引线宽度的封装件，其特征在于:芯片(7)通过粘片胶(9)粘接在研磨后塑封体(3)之上。4.根据权利要求1所述的一种采用研磨工艺减小引线宽度的封装件，其特征在于:弓丨脚(4)上连接有镍钯金层。5.一种采用研磨工艺减小引线宽度的封装件的制作工艺，其特征在于:具体按照如下步骤进行: 第一步:框架背部半蚀刻，形成背部半蚀刻框架(1)； 第二步:框架背部预塑封，用塑封体(2)对背部半蚀刻框架(1)的蚀刻部分进行预塑封； 第三步:框架背部研磨，对塑封体(2)进行研磨，至背部半蚀刻框架(1)的引脚4露出研磨后塑封体(3)外； 第四步:框架正面研磨和电化学抛光，对背部半蚀刻框架(1)的正面进行研磨和电化学抛光，形成正面研磨后的框架(5)； 第五步:框架正面局部电镀和蚀刻，对正面研磨后的框架(5)的正面进行局部电镀和蚀刻，形成内引线(6)； 第六步:上芯和压焊，芯片(7)通过粘片胶(9)粘接在内引线(6)之上，焊线⑶接通芯片(7)和内引线(6)； 第七步:塑封，对框架正面进行塑封，形成上塑封体(10)包围芯片(7)、焊线(8)、粘片胶(9)和内引线(6)； 第八步:植球，在引脚(4)上生成锡球(11)。6.根据权利要求5所述的一种采用研磨工艺减小引线宽度的封装件的制作工艺，其特征在于:第五步、第六步和第七步的步骤为: 第五步:框架正面局部电镀和蚀刻,对正面研磨后的框架5的正面部分局部电镀并蚀刻形成载体(12)和内引线(6)； 第六步:上芯和压焊，芯片(7)通过粘片胶(9)粘接在载体(12)之上，焊线⑶接通芯片(7)和内引线(6)； 第七步:塑封，对框架正面进行塑封，形成上塑封体(10)包围芯片(7)、焊线(8)、粘片胶(9)、载体(12)和内引线(6)。7.根据权利要求5所述的一种采用研磨工艺减小引线宽度的封装件的制作工艺，其特征在于:第五步、第六步和第七步的步骤为: 第五步:框架正面局部电镀和蚀刻,对正面研磨后的框架(5)的进行局部电镀并蚀刻，蚀刻出内引线(6)，中间部分完全蚀刻露出研磨后塑封体(3)； 第六步:上芯和压焊，芯片(7)通过粘片胶(9)粘接在研磨后塑封体(3)之上，焊线(8)接通芯片(7)和内引线(6)； 第七步:塑封，对框架正面进行塑封，形成上塑封体(10)包围芯片(7)、焊线(8)、粘片胶(9)和内引线(6)。8.其中，根据权利要求5所述的一种采用研磨工艺减小引线宽度的封装件的制作工艺，其特征在于:第八步的步骤为:镀镍钯金，在引脚(4)上镀镍钯金层。
【专利摘要】本发明公开了一种采用研磨工艺减小引线宽度的封装件及其制作工艺，所述封装件主要由芯片、焊线、粘片胶、上塑封体、内引线、引脚、研磨后塑封体和锡球组成，芯片通过粘片胶与内引线连接，焊线接通芯片和内引线，内引线下部间填充有研磨后塑封体，内引线下端部为引脚，引脚上连接有锡球，上塑封体包围了芯片、焊线、粘片胶和内引线。所述制作工艺流程：框架背部半蚀刻→框架背部预塑封→框架背部研磨→框架正面研磨和电化学抛光→框架局部电镀和正面蚀刻→上芯和压焊→塑封→植球。本发明通过对框架进行研磨工艺从而增大了框架的布线密度，提高了布线灵活度，有效的减小封装尺寸和降低封装成本。
【IPC分类】H01L21/60, H01L23/488
【公开号】CN105280597
【申请号】CN201410351090
【发明人】李涛涛, 于大全, 王虎
【申请人】华天科技（西安）有限公司
【公开日】2016年1月27日
【申请日】2014年7月23日