固态摄像装置的制造方法
【技术领域】
[0001]本发明涉及一种固态摄像装置。
【背景技术】
[0002]结型场效应晶体管(下文称为“JFET”)被用作互补金属氧化物半导体(CMOS)图像传感器(固态摄像装置)的像素中用于信号放大的晶体管。已知利用JFET防止了在放大操作期间信号电荷被界面状态捕获，从而可以降低噪声。
[0003]在日本特开第2004-158508号公报(下文称为“专利文件1”)中，JFET的漏区形成在光电转换元件周围的区域中，并还用作相邻光电转换元件之间的分离区域。专利文件1涉及将在分离区域中不使用绝缘体作为技术优点。
【发明内容】
[0004]实施例的固态摄像装置包括:多个像素，所述多个像素中的每个像素包括生成与入射光对应的电荷的光电转换部以及输出与由所述光电转换部生成的所述电荷对应的图像信号的结型场效应晶体管。所述固态摄像装置包括使用绝缘体的第一元件分离区域和使用pn结的第二元件分离区域，所述第一元件分离区域和所述第二元件分离区域被配置在配置有所述多个像素的区域中。
[0005]根据本发明的其它方面，在此讨论了一个或更多个额外的固态摄像装置。根据以下参照附图对示例性实施例的描述，本发明的其他特征将变得清楚。
【附图说明】
[0006]图1是例示根据第一实施例的固态摄像装置的结构的示意性平面图。
[0007]图2是例示根据第一实施例的固态摄像装置的、沿图1中的线I1-1I取得的示意性剖面图。
[0008]图3是例示根据第一实施例的固态摄像装置的、沿图1中的线II1-1II取得的示意性剖面图。
[0009]图4是例示根据第二实施例的固态摄像装置的结构的示意性平面图。
[0010]图5是例示根据第二实施例的固态摄像装置的、沿图4中的线V-V取得的示意性剖面图。
[0011]图6是例示根据第二实施例的固态摄像装置的、沿图4中的线V1-VI取得的示意性剖面图。
[0012]图7是例示根据第三实施例的固态摄像装置的结构的示意性平面图。
[0013]图8是例示根据第三实施例的固态摄像装置的、沿图7中的线VII1-VIII取得的示意性剖面图。
[0014]图9是例示根据第四实施例的固态摄像装置的结构的示意性平面图。
[0015]图10是例示根据第五实施例的固态摄像装置的结构的示意性平面图。
【具体实施方式】
[0016]根据各实施例，实现了能够降低从光电转换部输出的像素信号中的噪声的至少一个固态摄像装置。
[0017]在JFET的漏区或复位晶体管的漏区附近，通过碰撞电离(impact 1nizat1n)生成电荷。该电荷通过作为中性区域的扩散层(JFET的漏区)而侵入光电转换部中。因此，在像素信号中产生噪声。当对pn结施加高电场时，产生碰撞电离的可能性更高。当存在基于pn结的多个元件分离时，产生上述碰撞电离的可能性变得更高。
[0018]根据各实施例，能够降低上述噪声。
[0019]第一实施例
[0020]图1至图3是例示根据第一实施例的固态摄像装置的结构的示意图。
[0021]图1是平面图，图2是沿图1中的线I1-1I取得的剖面图，图3是沿图1中的线II1-1II取得的剖面图。
[0022]参照图1，固态摄像装置包括形成在该固态摄像装置中的多个像素100。像素100包括生成并存储对应于入射光的电荷的光电转换部101和接收、放大并输出光电转换部101中所存储的电荷的横向JFET 102。
[0023]像素100包括复位晶体管的漏区103、传送晶体管的栅电极104以及复位晶体管的栅电极105。
[0024]栅电极104是将光电转换部101中生成并存储的电荷传送给JFET 102的传送晶体管的栅电极。漏区103是用于排出传送给JFET 102的电荷的复位晶体管(使JFET 102的栅区中存储的电荷复位的复位晶体管)的漏区。栅电极105是控制复位晶体管的漏区103的复位晶体管的栅电极。
[0025]通过至少一个使用绝缘体的第一元件分离区域和至少一个使用pn结的第二元件分离区域二者，使像素100彼此分离，这是本实施例的特征。至少一个第一元件分离区域由例如浅沟槽分离(STI)的分离或硅局部氧化(L0C0S)的分离形成，在下文中将被称为绝缘体分离区域(或区域)106。至少一个第二元件分离区域自身是η-型杂质区域，与作为相邻结构的Ρ-型杂质区域一起形成pn结，并且在下文中被称为η-型分离区域(或区域)107。作为一种选择，在一个或更多个实施例中，第二元件分离区域107自身可以是ρ-型杂质区域，并与作为相邻结构的η-型杂质区域一起形成pn结。
[0026]图2例示了 JFET 102及复位晶体管的漏区103的剖面结构。JFET 102包括形成在η-型井层206中的ρ-型栅区201、形成在ρ-型栅区201中的η-型源区203以及在垂直方向上(和/或在η-型沟道区域202的相对侧上)被ρ-型栅区201夹持的η-型沟道区域 202。
[0027]JFET 102的η_型沟道区域202与η_型井层206和η-型分离区域107电气连接。通过将预定电压施加给通过栅绝缘薄膜而形成在η-型井层206上的传送晶体管的栅电极104，使存储在光电转换部101中的电荷被传送给栅区201，并在放大后被输出。在JFET 102的操作期间，JFET 102的0Ν电流通过η-型井层206和η-型分离区107而流向JFET 102的η-型源区203。换句话说，η-型井层206和η-型分离区107充当JFET 102的漏区。
[0028]复位晶体管的漏区103包括接触部205和ρ-型半导体区域204，并具有将传送给JFET 102的电荷排出的功能。此外，在一个或更多个实施例中，可以配设复位晶体管的漏区103和JFET 102的η-型沟道区域202，从而使得η-型分离区域107被夹持在它们之间。在一个或更多个实施例中，η-型分离区域107可以被夹持在复位晶体管(例如，一个像素100)的漏区103和JFET 102 (例如，另一像素100)的η-型沟道区域202之间(参见图1至图2中所示的结构)。通过采用这种结构，在JFET 102的η-型沟道区域202内的夹断(pinch-off)区域中，通过碰撞电离产生的剩余电荷被排出到复位晶体管的漏区103。
[0029]图3例示了光电转换部101及复位晶体管的漏区103的剖面结构。光电转换部101由形成在n_型井层206中的ρ-型电荷累积区域301和形成在ρ-型电荷累积区域301上部(或侧部，所述侧部面向远离井层206的方向等)的半导体表面的附近的高浓度η-型半导体区域302形成。光电转换部101生成并存储对应于入射光的电荷。
[0030]如上文所述，在本实施例中，绝缘体分离区域106和η-型分离区域107都用于像素100中的元件分离。
[0031]至少一个绝缘体分离区域106 (如图3中所示)用于彼此相邻的光电转换部101与复位晶体管的漏区103之间(例如，在一个或更多个像素100的各个相邻的漏区103和光电转换部101之间)的元件分离。
[0032]至少一个η-型分离区域107用于彼此相邻的JFET 102与复位晶体管的漏区103之间(例如，在一个或更多个像素100的各个相邻的JFET 102和漏区103之间)(例如，跨过像素100)的元件分离。
[0033]至少一个η-型分离区域107用于彼此相邻的光电转换部101与JFET 102之间(例如，在一个或更多个像素100的各个相邻的JFET 102和光电转换部101之间)(例如，跨过像素100)的元件分离。
[0034]至少一个η-型分离区域107用于彼此相邻的光电转换部101之间(例如，跨过像素100)的元件分离。
[0035]在上文所述的元件之间的分离中，由绝缘体分离区域106或η-型分离区域107分离的两个元件是位于相同像素100中的元件或是分别位于彼此相邻(例如，跨过像素100)的像素100中的元件。
[0036]η-型分离区域107、η_型沟道区域202、η-型源区203、η-型井层206及η-型半导体区域302由作为η-型杂质的磷(Ρ)、砷(As)等的离子注入或热扩散而形成。
[0037]例如，为了利用离子注入形成η-型分离区域107，通过形成并使用具有开口(该开口与将在用于元件分离的区域内形成η-型分离区域107的区域相对应)的抗蚀剂掩模，从而利用预定加速能量而执行预定剂量的η-型杂质的离子注入。类似地，通过使用具有用于要形成的区域的开口的抗蚀剂掩模，从而利用预定加速能量而执行预定剂量的η-型杂质