焊盘302以及层间介电层301，其中所述键合焊盘302嵌于层间介电层301中，所述键合焊盘302与层间介电层之间还形成有扩散阻挡层303，第一晶圆30a和第二晶圆30b通过各自的键合焊盘之间键合，实现晶片面对面堆叠。在接合焊盘(铜柱)的设计上，一般考虑一个铜柱小，另一个铜柱大，主要因为考虑键合偏移的影响。由于铜柱高度的不均匀性，以及上下两片晶圆在平面内的偏移，导致铜柱与铜柱在高温热压的键合时，会有一定的延展现象，即使上下两片晶圆的键合偏移在规定范围内，Cu—旦延展出来，就会造成铜扩散，从而使器件失效。
[0045]因此需要对目前所述半导体器件的制作方法作进一步的改进，以便消除上述问题。
[0046]实施例一
[0047]本发明为了解决目前晶圆键合过程中存在的问题，提供了一种半导体器件的制作方法，下面结合附图4和图5A-5G对所述方法作进一步的说明。
[0048]其中，图4示出了本发明实施例中两晶圆键合的工艺流程图；图5六-56示出了本发明实施例的方法依次实施所获得器件的剖面示意图。
[0049]首先，提供第一晶圆和第二晶圆，所述第一晶圆和第二晶圆均包括基底，位于所述基底上的层间介电层和位于所述层间介电层内的接合焊盘，接合焊盘与层间介电层之间形成有阻挡层，其中所述第一晶圆和/或所述第二晶圆的所述阻挡层延伸至部分所述层间介电层的表面上。在之后的键合过程中，两晶圆接合焊盘在晶圆表面内的偏移变化时，减小接合焊盘延展的长度，同时可以阻止金属扩散现象的产生。
[0050]具体地，所述基底至少包含衬底，所述衬底可以为以下所提到的材料中的至少一种:硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SS0I)、绝缘体上层叠锗化硅(S-SiGeOI)以及绝缘体上锗化硅(SiGeOI)等。
[0051]可选地，在所述基底上还可以形成有元器件以及互连结构。根据预定形成的器件不同，可形成不同的元器件，例如，若预定形成3D CIS器件，则基底上可以形成CIS芯片或数据处理芯片。
[0052]在一个示例中，形成所述接合焊盘和阻挡层的方法包括以下步骤:
[0053]步骤一,参考图5A,在所述基底500上形成层间介电层501,并图案化所述层间介电层501，以在所述层间介电层501中形成阻挡层凹槽502。
[0054]具体地，在所述基底500上沉积层间介电层501,其中所述层间介电层501可以选用常用的介电材料，在本发明的一具体地实施方式中可选为Si02。
[0055]所述层间介电层501的沉积方法可以选用化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。本发明中可选化学气相沉积(CVD)法。
[0056]然后图案化所述层间介电层501，以在所述层间介电层501中形成阻挡层凹槽502，所述阻挡层凹槽502的宽度大于预定形成的接合焊盘凹槽的宽度。
[0057]具体地，首先在所述层间介电层501上形成图案化的光刻胶层或者有机分布层(Organic distribut1n layer, 0DL),含娃的底部抗反射涂层(S1-BARC)以及位于顶部的图案化了的光刻胶层(图中未示出)，其中所述光刻胶上的图案定义了所述阻挡层凹槽502的图案，其中，所述阻挡层凹槽502位于预定形成接合焊盘的区域，所述阻挡层凹槽502的图案宽度大于预定形成的接合焊盘凹槽的宽度，所述阻挡层凹槽502的深度小于预定形成的接合焊盘凹槽的深度，示例性地，所述阻挡层凹槽502的深度等于预定形成的阻挡层的厚度。然后以所述光刻胶层为掩膜层蚀刻所述有机分布层、底部抗反射涂层，以形成阻挡层凹槽502的图案，然后以所述有机分布层、底部抗反射涂层为掩膜，刻蚀所述层间介电层501，以形成所述阻挡层凹槽502。
[0058]步骤二，参考图5B，刻蚀所述阻挡层凹槽502底部的层间介电层501，以形成接合焊盘凹槽503。
[0059]进一步，所述接合焊盘凹槽503可以选用普通的形状，例如上下开口的关键尺寸一样的普通凹槽，或者还可以选用上宽下窄的凹槽，并不局限于某一形状，可以根据需要进行设置。所述接合焊盘凹槽的数目，也并非局限于某一数值范围。
[0060]示例性地，在层间介电层501上形成定义有接合焊盘凹槽503图案的掩膜层，例如光刻胶层，以所述掩膜层为掩膜继续刻蚀所述层间介电层501，形成接合焊盘凹槽503。
[0061]具体地，在该步骤中选用干法蚀刻或者湿法蚀刻，在本发明中选用C-F蚀刻剂来蚀刻所述层间介电层501，所述C-F蚀刻剂为CF4、CHF3、C4F8和C5FS中的一种或多种。
[0062]在该实施方式中，所述干法蚀刻可以选用CF4、CHF3，另外加上N2、C02中的一种作为蚀刻气氛，其中气体流量为 CF410-200sccm，CHF310-200sccm, N2 或 C02 或 0210_400sccm，所述蚀刻压力为30-150mTorr，蚀刻时间为5_120s，可选为5_60s，可选为5_30s。
[0063]在一个示例中，步骤一和步骤二还可以交换，即先刻蚀层间介电层501形成接合焊盘凹槽503，再形成所述阻挡层凹槽502。
[0064]步骤三，如图5C所示，在所述阻挡层凹槽502和接合焊盘凹槽503的侧壁和底部形成阻挡层504。
[0065]具体地，所述阻挡层504为铜扩散阻挡层，所述阻挡层504的形成方法可以为主要选用物理气相沉积法和化学气相沉积法，具体地，可以选用蒸发、电子束蒸发、等离子体喷射沉积以及溅射，在本发明中选用等离子体喷射沉积以及溅射法形成所述铜扩散阻挡层。所述阻挡层504的厚度并不局限于某一数值或者范围内，可以根据需要进行调整。进一步地，所述阻挡层还可以延伸至层间介电层501的全部表面上。
[0066]可选地，所述阻挡层504材料可以为选自TaN、Ta、TiN、Ti中的一种或多种，来减小因寄生电阻和寄生电容引起的RC迟延时间。可选地，在本发明的一具体地实施方式中选用TaN和/或Ta。
[0067]然后在所述阻挡层504上沉积金属铜的种子层(图中未示出)，所述种子层的沉积方法可以选用化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等。
[0068]步骤四，参考图采用接合焊盘材料层505a填充所述接合焊盘凹槽。
[0069]可选地，所述接合焊盘材料505a为铜金属。在本发明的一具体地实施方式中通过电化学镀铜的方法形成金属Cu，在所述阻挡层凹槽502和接合焊盘凹槽503内和层间介电层501上形成金属铜层。
[0070]在一个示例中，选用电化学镀(ECP)的方法形成所述金属铜，可选地，在电镀时还可以使用添加剂，所述添加剂为平坦剂(LEVELER)，加速剂(ACCELERAT0RE)和抑制剂(SUPPRESSOR)。
[0071]可选地，在所述金属铜形成后还可以进一步包含退火的步骤，退火可以在80-160°C下进行2-4小时，以促使铜重新结晶，长大晶粒，降低电阻和提高稳定性。
[0072]步骤五，如图5E所示，进行平坦化工艺，停止于所述阻挡层凹槽502底部的阻挡层504表面上，以形成接合焊盘505。
[0073]可以使用半导体制造领域中常规的平坦化方法来实现表面的平坦化。该平坦化方法的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。化学机械抛光平坦化方法更常用。平坦化的过程可将阻挡层凹槽502两侧层间介电层501表面上的阻挡层504去除，并停止于阻挡层凹槽502底部的阻挡层504表面上，保留此部分阻挡层来替代部分接合焊盘，同时位于阻挡层凹槽502底部的阻挡层504表面上的种子层被全部去除。
[0074]步骤六，如图5F所示，回蚀刻部分所述层间介电层501，使所述层间介电层501的顶面低于所述阻挡层504和接合焊盘505的顶面。
[0075]具体地，在该步骤中选择性的回蚀刻所述层间介电层501，以去除部分所述层间介电层501，降低层间介电层501的高度，使其顶面低于阻挡层504和接合焊盘505的顶面。
[0076]在该步骤中选用干法刻蚀或者湿法刻蚀，可选地，在所述干法刻蚀中选用SiCoNi制程刻蚀所述层间介电层501，所述SiCoNi制程对所述层间介电层501和所述接合焊盘505以及铜扩散阻挡层504具有较大的刻蚀选择比，所述SiCoNi制程中具体参数，本领域技术人员可以根据工艺需要进行选择，并不局限于某一数值。
[0077]可选地，当选用湿法蚀刻时，选用氢氟酸HF或稀释氢氟酸DHF进行蚀刻，其中组成为HF:H20 = 1:2-1:10,以去除部分所述层间介电层501，所述刻蚀温度为20_25°C。
[0078]需要说明的是，上述湿法或者干法去除部分所述层间介电层501的方法均为示例性的，并不局限于所述方法，本领域其他方法只要能够实现所述目的，均可以应用于本发明，在此不再赘述
[0079]经过上述步骤后完成阻挡层和接合焊