一种双磁性隧道结的刻蚀方法
【技术领域】
[0001]本发明涉及半导体存储技术领域，尤其涉及一种双磁性隧道结的刻蚀方法。
【背景技术】
[0002]电阻式随机存储器(RRAM)、相变随机存储器(PRAM)和MRAM等后端制程存储器是基于存储单元的电阻状态改变来存储的，具有速度快和非易失等优点，基本存储单元包括顶电极、阻变介质和底电极三部分。用于MRAM的磁性隧道结(MTJ)阻变介质单元包括自由层、钉扎层和夹在中间的势皇层。当自由层的磁化方向与钉扎层磁化方向处于平行/反平行时，MTJ的电阻态处于低/高状态，分别对应于存储的0和1。为了降低MRAM的读写电流密度和隧穿磁电阻(TMR)对电压依赖性，双磁性隧道结(DMTJ)的设计被提出来。
[0003]顶电极和MTJ堆在晶元上制备好之后，需要加工刻蚀成独立的单元，加工刻蚀过程的副产物容易在MTJ侧壁再沉积导致上下电极连通，造成短路现象引起MTJ堆失效。现有的刻蚀工艺虽然可以解决单MTJ的短路问题，但是还无法解决DMTJ的短路失效问题。
【发明内容】
[0004]本发明为克服上述的不足之处，目的在于提供一种双磁性隧道结的刻蚀方法，本方法通过双磁性隧道结在第一隧穿层时停止加工刻蚀，沉积第一绝缘层，然后继续刻蚀到第二隧穿层停止，沉积第二绝缘层，然后刻蚀到底电极为止，最后将残余的硬模板和硬模板缓冲层刻蚀。本方法有效避免了双磁性隧道结堆上下电极可能短路的问题。
[0005]本发明是通过以下技术方案达到上述目的:一种双磁性隧道结的刻蚀方法，包括如下步骤:
[0006](1)基于双磁性隧道结堆采用光刻法制备得到所需形状的硬模板与硬模板缓冲层，其中所述的双磁性隧道结堆自上而下由顶电极、第一反铁磁层、第一钉扎层、第一隧穿层、自由层、第二隧穿层、第二钉扎层、第二反铁磁层、底电极堆栈组成；
[0007](2)从顶电极层开始，根据硬模板的形状进行刻蚀，刻蚀至第一隧穿层后停止刻蚀并沉积第一绝缘层；
[0008](3)沉积完后继续刻蚀自由层直到第二隧穿层停止刻蚀，并沉积第二绝缘层；
[0009](4)沉积完后继续刻蚀余下层直至底电极，并将剩余的硬模板与硬模板缓冲层刻蚀得到最终刻蚀成品。
[0010]作为优选，所述硬模板为氮化硅、氮化钽、二氧化硅中的一种。
[0011 ] 作为优选，所述硬模板缓冲层为氮化硅、碳化硅、二氧化硅中的一种。
[0012]作为优选，所述顶电极为钽、氮化钽中的一种。
[0013]作为优选，所述第一反铁磁层与第二反铁磁层为铂锰合金、铱锰合金、钯锰合金、铁锰合金、钴铂多层膜、钴钯多层膜中的一种。
[0014]作为优选，所述第一钉扎层与第二钉扎层为钴铁合金、钴铁硼合金、带有垂直增强层的多层性膜中的一种。
[0015]作为优选，所述第一隧穿层、第二隧穿层为氧化铝、氧化镁、氧化铪中的一种。
[0016]作为优选，所述第一绝缘层与第二绝缘层为氧化铝、二氧化硅、氮化硅中的一种。
[0017]作为优选，所述自由层为钴铁合金、钴铁硼合金、带有垂直增强层的多层磁性膜中的一种。
[0018]作为优选，所述垂直增强层为钽、铪、铬、钌、氮化钽、氮化铪和氮化铬中的一种。
[0019]作为优选，所述刻蚀所采用方法为离子束刻蚀、反应离子束刻蚀方法中的一种。
[0020]作为优选，所述步骤(4)刻蚀得到的最终刻蚀成品结构为由顶电极、第一反铁磁层、第一钉扎层、第一隧穿层、自由层、第二隧穿层、第二钉扎层、第二反铁磁层、底电极自上而下堆栈组成；其中第一绝缘层包裹在顶电极、第一反铁磁层、第一钉扎层的两侧，第二绝缘层将第一绝缘层包裹的顶电极、第一反铁磁层、第一钉扎层并第一隧穿层、自由层一同包裹在内。
[0021]本发明的有益效果在于:(1)由于在刻蚀过程中增加了两层绝缘层的沉积，有效避免了双磁性隧道结堆上下电极可能短路的问题；⑵本方法对高密度MRAM存储的加工生产有着重要意义，有很大的应用前景。
【附图说明】
[0022]图1是本发明带有光刻胶模板的双磁性隧道结堆结构示意图；
[0023]图2是本发明沉积第一绝缘层后的双磁性隧道结堆结构示意图；
[0024]图3是本发明沉积第二绝缘层后的双磁性隧道结堆结构示意图；
[0025]图4是本发明刻蚀完后的双磁性隧道结堆结构示意图；
[0026]附图标记说明:1、光刻胶模板，2、硬模板，3、硬模板缓冲层，4、顶电极，5、第一反铁磁层，6、第一钉扎层，7、第一隧穿层，8、自由层，9、第二隧穿层，10、第二钉扎层，11、第二反铁磁层，12、底电极，13、先前工艺层，14、第一绝缘层，15、第二绝缘层。
【具体实施方式】
[0027]下面结合具体实施例对本发明进行进一步描述，但本发明的保护范围并不仅限于此:
[0028]实施例1:如图1所示，一定形状的光刻胶模板1在所选择区域制备好，底电极12、第二反铁磁层11、第二钉扎层10、第二隧穿层9、自由层8、第一隧穿层7、第一钉扎层6、第一反铁磁层5、顶电极4、硬模板缓冲层3和硬模板层2依次沉积在已经制备好前端工艺的13层上。在本实施例中，为了简化刻蚀工艺，硬模板缓冲层3能够与顶电极4在同一刻蚀条件下刻蚀，优选用于的硬模板缓冲层3的材料为氮化硅、碳化硅和其替代物。传统的二氧化硅、氮化硅、氮化钽及其替代物用来制备硬模板层2。虽然图1中仅显示有一个存储单元，但是本发明的实施例可以用于加工晶元上的一系列存储单元。
[0029]图2是图1经过一系列刻蚀工艺并沉积第一绝缘层14结构示意图。光刻胶模板1层去除后，复制光刻胶模板层1形状的硬模板层2作为掩模板继续刻蚀。当刻蚀到第一隧穿层7时，刻蚀工艺停止，沉积第一绝缘