交叉矩阵列式磁性随机存储器及其读写方法
【技术领域】
[0001] 本发明设及存储器件领域，尤其设及一种交叉矩阵列式磁性随机存储器及其读写 方法。
【背景技术】
[0002] 近年来人们利用磁性隧道结（MTJ，Ma即etic化nnel化nction)的特性做成磁性 随机存储器，即为MRAM(Ma即etic Random Access Memoir)。MRAM是一种新型固态非易失 性记忆体，它有着高速读写的特性。铁磁性MTJ通常为S明治结构，其中有磁性记忆层，它 可W改变磁化方向W记录不同的数据；位于中间的绝缘的隧道势垒层；磁性参考层，位于 隧道势垒层的另一侧，它的磁化方向是不变的。当磁性记忆层与磁性参考层之间的磁化强 度矢量方向平行或反平行时，MTJ元件的电阻态也相应分别为低阻态或高阻态。运样测量 MTJ元件的电阻态即可得到存储的信息。
[000引 已有一种方法可W得到高的磁电阻（MR，Ma即eto Resistance)率：在非晶结构的 磁性膜的表面加速晶化形成一层晶化加速膜。当此层膜形成后，晶化开始从隧道势垒层一 侧形成，运样使得隧道势垒层的表面与磁性表面形成匹配，运样就可W得到高MR率。
[0004] 一般通过不同的写操作方法来对MRAM器件进行分类。传统的MRAM为磁场切换型 MRAM :在两条交叉的电流线的交汇处产生磁场，可改变MTJ元件的磁性记忆层的磁化强度 方向。自旋转移矩磁性随机存储器（STT-MRAM，Spin-transfer Torque Ma即etic Random Access Memory)则采用完全不同的写操作，它利用的是电子的自旋角动量转移，即自旋极 化的电子流把它的角动量转移给磁性记忆层中的磁性材料。磁性记忆层的容量越小，需要 进行写操作的自旋极化电流也越小。所W运种方法可W同时满足器件微型化与低电流密 度。STT-MRAM具有高速读写、大容量、低功耗的特性，有潜力在电子忍片产业，尤其是移动忍 片产业中，替代传统的半导体记忆体W实现能源节约与数据的非易失性。
[0005] 对于目前的面内型STT-MRAM(其中MTJ元件的易磁化方向在面内）来说，受面内 型MTJ元件的特性所限，单一元件尺寸一般较大，并且相邻MTJ元件需要有较大间距，W避 免相互间的磁场干扰。因此，限制了面内型STT-MRAM产品集成度的提升。
[0006] 垂直型磁性隧道结（PMTJ，Pe巧endi州Iar Ma即etic l\mnel Junction)即磁矩垂 直于衬底表面的磁性隧道结，在运种结构中，由于两个磁性层的磁晶各向异性比较强（不 考虑形状各向异性），使得其易磁化方向都垂直于层表面。在同样的条件下，元件尺寸可W 做得比面内型MTJ元件更小，易磁化方向的磁极化误差可W做的很小，并且MTJ元件尺寸的 减小使所需的切换电流也可相应减小。另一方面，在存储器阵列中，相邻垂直型MTJ的安 全间距较之面内型MTJ也可大为缩小。从而垂直型STT-MRAM(pSTT-MRAM，pe巧endicular Spin-transfer Torque Magnetic Random Access Memory)较之面内型 STT-MRAM，其集成 度有非常大的提升空间。
[0007] 但在现有的STT-MRAM结构中，每个记忆单元的MTJ元件通常会连接一个S极管作 为电流流向选择器，如使用MOS管，通过MOS管的导通和截止W实现电流导向，从而可W通 过相应的写电流来设置MTJ元件的高、低电阻态，也即写入了存储信息，W及根据读电流的 大小来判断MTJ元件的电阻态，也即读出了存储信息。
[0008] 对于面内型STT-MRAM来说，基于面内型MTJ元件的尺寸及其相互间距的要求，S 极管的尺寸不是提高面内型STT-MRAM集成度的主要瓶颈，或者说缩小=极管的尺寸，对于 面内型STT-MRAM集成度的提升程度有限。而对于垂直型STT-MRAM情况却恰恰相反，垂直 型MTJ元件的尺寸及其相互间距较之面内型MTJ元件已大为缩小，此时集成度的提升几乎 完全取决于=极管的尺寸大小，即使使用当前最先进的工艺（线宽），=极管的尺寸仍远大 于垂直型MTJ元件，同时S极管制造工艺相对也比较复杂，提高了产品的制造成本。
[0009] 因此，本领域的技术人员致力于开发一种高集成、高性能、成本节省的STT-MRAM 产品。
【发明内容】
[0010] 有鉴于现有技术的上述缺陷，本发明提供了一种交叉矩阵列式磁性随机存储器， 其包括若干第一向导线、与所述若干第一向导线间隔且交叉设置的若干第二向导线，W及 由所述若干第一向导线和所述若干第二向导线相互交叉所限定的若干交叉节点；每个所述 交叉节点均设置有磁记忆单元，所述磁记忆单元分别与其所处交叉节点处的第一向导线和 第二向导线电连接；所述磁记忆单元包括磁电阻元件，W及与所述磁电阻元件电连接的导 电层1/氧化物/导电层2 =层结构；所述磁电阻元件可通过流经其中的电流来改变其电阻 态；所述导电层1/氧化物/导电层2 =层结构的氧化物是金属氧化物、半导体材料的氧化 物，所述导电层1/氧化物/导电层2 S层结构的导电层1和/或导电层2是金属、金属合 金、金属氮化物或金属棚化物。本文中的导电层1/氧化物/导电层2 =层结构指依次相邻 设置的导电层1、氧化物层、导电层层2,但并不限定导电层1、氧化物层或导电层2为单层结 构，导电层1或导电层2也可W由多层金属和/或金属化合物层叠加形成，氧化物层也可W 由多层氧化层叠加形成。
[0011] 进一步地，所述磁电阻元件包括面内型磁性隧道结或垂直型磁性隧道结。
[0012] 通常的面内型磁性隧道结包括：
[0013] 磁性参考层，所述磁性参考层的磁化方向不变且磁各向异性平行于层表面；
[0014] 磁性记忆层，所述磁性记忆层的磁化方向可变且磁各向异性平行于层表面；
[0015] 隧道势垒层，所述隧道势垒层位于所述磁性参考层和所述磁性记忆层之间且分别 与所述磁性参考层和所述磁性记忆层相邻。
[0016] 通常的垂直型磁性隧道结包括：
[0017] 磁性参考层，所述磁性参考层的磁化方向不变且磁各向异性垂直于层表面；
[0018] 磁性记忆层，所述磁性记忆层的磁化方向可变且磁各向异性垂直于层表面；
[0019] 隧道势垒层，所述隧道势垒层位于所述磁性参考层和所述磁性记忆层之间且分别 与所述磁性参考层和所述磁性记忆层相邻。
[0020] 进一步地，所述导电层1/氧化物/导电层2 =层结构由淀积的薄膜所形成。
[0021] 进一步地，所述导电层1/氧化物/导电层2 =层结构和所述磁电阻元件的图案化 使用同一块掩膜版。
[0022] 进一步地，所述导电层1/氧化物/导电层2 =层结构的制备工序在所述磁电阻元 件之前。
[0023] 进一步地，所述导电层1/氧化物/导电层2 =层结构的制备工序在所述磁电阻元 件之后。
[0024] 进一步地，所述导电层1/氧化物/导电层2 =层结构的氧化物包括金属化、化、 Co、Nb、Ni、Cd、AlJe、Hf、Ti、Ta、Mg、W、Zr、ai、ZnMg 的氧化物或 ITO 或 Si 的氧化物。
[0025] 进一步地，所述导电层1/氧化物/导电层2S层结构的导电层1和/或导电层2 包括Pt、Ti、Ti/Pt、化、Hf、Pt、Ru、Ag、Ni、A1、Au、W、化、Zn、Cu、Mo、Co、化或佩元素金属， 或包括上述任两种W上元素金属的合金，或包括上述任一元素金属的氮化物，或包括上述 任两种W上元素金属的合金的氮化物，或包括上述任一元素金属的晶态或非晶态棚化物， 或包括上述任两种W上元素金属的合金的晶态或非晶态棚化物。
[00%] 本发明还提供了上述磁性随机存储器的读写方法，其中对于任一交叉节点的磁记 忆单元采用W下读写操作：
[0027] 写操作：在交叉节点所对应的第一向导线和第二向导线上加载写电压，产生的写 电流流经对应的磁电阻元件W改变其电阻态；
[0028] 读操作：在交叉节点所对应的第一向导线和第二向导线上加载读电压，产生读电 流，所述读电流不足W改变其所流经的磁电阻元件的电阻态。
[0029] 本发明的交叉矩阵列式磁性随机存储器，利用导电层1/氧化物/导电层2 =层结 构替代=极管作为磁记忆单元中的电流流向选择器，实现了将复杂的供电网路改用简单的 交叉式供电方式，从而极大的简化了 MRAM的生产工艺、降低了成本，并且可W极大地提高 存储忍片的集成度，特别是对于pSTT-MRAM产品。
[0030] W下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明，W 充分地了解本发明的目的、特征和效果。
【附图说明】
[0031] 图1是一种现有的磁记忆单元的结构示意图；
[0032] 图2是本发明的一种交叉矩阵列式磁性随机存储器的磁记忆单元的结构示意图；
[0033] 图3是导电层1/氧化物/导电层2 S层结构伏安特性曲线图；
[0034] 图4是将图2中磁电阻元件设置为低阻态的示意图；
[0035] 图5是将图2中磁电阻元件设置为高阻态的示意图；
[0036] 图6是图2中磁电阻单元读操作示意图；
[0037] 图7是本发明的一种交叉矩阵列式磁性随机存储器的结构示意图；
[0038] 图8是图7的交叉矩阵列式磁性随机存储器的另一结构示意图；
[0039] 图9是基于本发明的4类不同的磁记忆单元的结构示意图。
【具体实施方式】 W40] 在本发明的实施方式的描述中，需要理解的是，术语"上"、"下"、"前"、"后"、"左"、 "右"、"竖直"、"水平"、"顶"、"底""内"、"外"、"顺时针"、"逆时针"等指示的方位或位置关系 为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或 暗示所指的装置或元件必须具有特定的方位、W特定的方位构造和操作，因此不能理解为 对本发明的限制。
[0041] 图1是一种现有的磁记忆单元的结构示意图，其中磁记忆单元100包括磁电阻元 件101，W及与其串联的MOS管102,通过MOS管102的导通和截止来控制电流流向。本文中 所设及的磁电阻元件一般包括依次相邻设置的磁性参考层、隧道势垒层和磁性记忆层（即 组成MTJ)，对于上述各层的材料和结构（多层或单层）W及磁电阻元件中除上述S层外的 其余膜层（如有）的设置，并非本发明的重点，在此不做限定；可W通过