双端口存储单元的制作方法
【技术领域】
[0001]本公开大体涉及集成电路(1C)中的存储单元。
【背景技术】
[0002]静态随机存取存储器(SRAM)是一种使用双稳态闩锁电路(latching circuitry)来存储每个比特的半导体存储器。SRAM被用作为许多电子设备的数据存储器，并且经常被用来实现可编程逻辑集成电路(1C)。
[0003]SRAM单元可以被写入或读出。一般来说，SRAM单元在其输出端口处提供一个电压，而传感放大器检测SRAM中保持的电压是代表数字值1还是数字值0。一些SRAM单元具有单个端口用来写入数据和读出数据。其它的SRAM单元具有多个端口，可以通过多种方式以及出于多种目的使用这些端口。在一些1C中，多端口 SRAM单元可工作于单端口模式或多端口模式。
[0004]具有SRAM阵列的1C正被由密度越来越高的工艺技术实现。这导致每片1C具有越来越高的比特密度。任何存储器系统都容易受到随机翻转(random up-set)的影响，随机翻转会导致比特翻转和错误操作。存储器的时间错误(Failure in Time, FIT)率是按照每10~12秒每兆比特的错误来衡量的。平均错误时间(MTBF)与存储器密度、每个系统的1C以及FIT的乘积成反比。如果1C的存储器密度增加，但是FIT和每个系统的1C保持恒定，使用这些1C的系统的MTBF将下跌到不可接受的水平。在设计具有快速增加的比特量的1C时，有必要寻找与密度增加成比例地减少单元FIT的方法。许多设计决策将是由提高存储器密度所驱动的，而另一些则是由提高FIT的需求所驱动的。
■
【发明内容】
[0005]多端口存储单元包括第一和第二反相器电路。每个反相器电路包括第一类型的上拉晶体管和第二类型的下拉晶体管。在每个反相器电路中，上拉晶体管的栅极和下拉晶体管的栅极都被耦接到第一节点，并且接收相同的电压电位。上拉晶体管的源极和下拉晶体管的漏极被串联耦接，并且在上拉晶体管和下拉晶体管之间的第二节点提供反相输出。每个反相器电路的第一节点被耦接到另一个反相器电路的第二节点以接收该另一个反相器电路的反相输出。多端口存储单元包括第一对第一类型的存取晶体管(accesstransistor)，该对存取晶体管中的每一个存取晶体管都耦接到第一和第二反相器电路中的各自的一个反相器电路的第一节点。多端口存储单元还包括第二对第二类型的存取晶体管，该对存取晶体管中的每一个存取晶体管都耦接到第一和第二反相器电路中的各自的一个反相器电路的第一节点。
[0006]一个或多个以下的实施例将被应用到这样的存储单元。第一类型的晶体管的栅极尺寸与第二类型的晶体管的栅极尺寸相等。上拉晶体管、下拉晶体管和存取晶体管可以是鳍式场效应晶体管。第一对存取晶体管中的每一个存取晶体管包括的鳍数量可以与第二对存取晶体管中的每一个存取晶体管所包括的鳍数量相同。多端口存储单元的每一个鳍式场效应晶体管可以与相同类型的另一个鳍式场效应晶体管共用源极/漏极。多端口存储单元可进一步包括:基底；在基底中的多个阱区，这些阱区在第一方向(y)上平行地延伸；多个阱区中的每一个均具有布置在该阱区上的各自的一组鳍结构，各自的一组鳍结构中的每个鳍结构在第一方向(y)上延伸；以及多个栅极结构，每个栅极结构布置在多组鳍结构中的一组或多组鳍结构上方，并且在第二方向(X)上延伸，第二方向(X)垂直于第一方向(y)，鳍结构和栅极结构被配置和设置为形成鳍式场效应晶体管。多个阱区包括不超过三个阱区。第一类型可以是PMOS，第二类型可以是NMOS。多端口存储单元可包括偶数个(N)存取晶体管对，其中N>2 ;多端口存储单元中总共的存取晶体管可以包括第一数量(X)的p型晶体管和第二数量(Y)的η型晶体管，其中X = Υ。多端口存储单元可包括多对(Ν)存取晶体管，其中Ν>2;多端口存储单元中总共的存取晶体管可以包括2*(Ν-1)个第一类型的晶体管和两个第二类型的晶体管。第一类型的存取晶体管相对于第二类型的存取晶体管对单粒子翻转(single event upset)较不敏感。
[0007]本申请还提供了一种构造双端口存储单元的方法。在基底中形成多个阱区，这些阱区在第一方向(y)上平行地延伸。在多个阱区的每一个阱区上形成各自的一组鳍结构，该组鳍结构包括一个或多个鳍结构。每个鳍结构在第一方向(y)上延伸。形成多个栅极结构，每个栅极结构布置在多组鳍结构中的一组或多组上方。多个栅极结构在与第一方向(y)垂直的第二方向(X)上延伸。多组鳍结构和栅极结构被配置和设置为形成鳍状场效应晶体管(FinFET)。放置导电线来耦接这些鳍式场效应晶体管，从而形成存储单元。存储单元具有第一和第二反相器电路。每个反相器电路包括第一类型的上拉晶体管和第二类型的下拉晶体管。在每个反相器电路中，上拉晶体管的栅极和下拉晶体管的栅极均被耦接到第一节点以接收相同的电压电位。上拉晶体管的源极和下拉晶体管的漏极被串联耦接，并且在上拉晶体管和下拉晶体管之间的第二节点提供反相输出。每个反相器电路的第一节点被耦接到另一个反相器电路的第二节点以接收该另一个反相器电路的反相输出。存储单元进一步包括第一对第一类型的存取晶体管，该对存取晶体管中的每一个存取晶体管均耦接到第一和第二反相器电路中的各自的一个反相器电路的第一节点。存储单元进一步包括第二对第二类型的存取晶体管，该对存取晶体管中的每一个存取晶体管均耦接到第一和第二反相器电路中的各自的一个反相器电路的第一节点。
[0008]一个或多个以下实施例将被应用到该方法中。形成多个阱区的步骤可包括形成多个阱区中的每一个阱区在第二方向X上具有相同的宽度，形成多组鳍结构，每组鳍结构包括一个或多个鳍结构的步骤可包括形成多组鳍结构中的每一组鳍结构在第二方向X上以及在第三方向上具有相同的尺寸，其中第三方向与第一和第二方向垂直。形成各自的多组鳍结构，其中每组鳍结构包括一个或多个鳍结构的步骤包括在多个阱区中的每一个阱区中形成相同数量的鳍结构。形成多个阱区、各自的多组鳍结构和多个栅极结构可以使得多个鳍式场效应晶体管中的每一个鳍式场效应晶体管具有相同数量的鳍。形成多个阱区、各自的多组鳍结构和多个栅极结构可使得多个鳍式场效应晶体管中的每一个鳍式场效应晶体管与相同类型的多个鳍式场效应晶体管中的另一个鳍式场效应晶体管共享源极/漏极区域。第一类型可以是P-M0SFET，第二类型可以是N-M0SFET。第一类型的存取晶体管相对于第二类型的存取晶体管对单粒子翻转较不敏感。放置导电线以耦接鳍式场效应晶体管，从而形成存储单元，可以形成具有偶数(N)对存取晶体管的多端口存储单元，其中N>2，多端口存储单元中总共的存取晶体管可以包括第一数量(X)的P型晶体管和第二数量(Y)的η型晶体管，其中X = Υ。放置导电线以耦接鳍式场效应晶体管，从而形成存储单元，可形成具有多对(Ν)存取晶体管的多端口存储单元，其中Ν>2，多端口存储单元中总共的存取晶体管可以包括两个η型晶体管和2*(Ν-1)个ρ型晶体管。
[0009]可以理解的是，在以下详细描述和权利要求中阐述了多种其他示例性结构和方法。
■
【附图说明】
[0010]通过阅读以下详细描述并参考附图，本发明的多个方面和优点将变得清楚，其中:
[0011]图1示出了双端口存储单元的电路示意图；
[0012]图2-1至图2-3示出了双端口存储单元的第一半导体布局示意图；
[0013]图3-1和图3-2示出了双端口存储单元的第二半导体布局示意图；
[0014]图4示出了使用鳍式场效应晶体管制造工艺制造双端口存储单元的方法；以及
[0015]图5示出了用于确定在实现多端口 SRAM单元中使用的存取晶体管类型的流程示意图。
■
【具体实施方式】
[0016]静态随机存取存储器(SRAM)是一种使用双稳态闩锁电路来存储每个比特的半导体存储器。典型的SRAM单元包括交叉耦接设置的两个反相器电路，其中每