用于确定在实现多端口 SRAM单元中将要使用的存取晶体管的类型的过程。在框502，根据用户输入确定用于一个SRAM单元的存取晶体管的数量。如果将要实现如此数量的存取晶体管，正如在判断框504处所看到的，则在框506处使用双端口 SRAM单元布局(例如图2-1)。否则，如果SRAM单元中将要包括的存取晶体管的数量大于4，则在框510确定附加的存取晶体管(也就是>4)的类型。如果在判断框512处的用户输入指示优先优化面积，则在框516要将PM0S和NM0S存取晶体管的数量和面积选择为平衡。否贝1J，如果在判断框512处的用户输入指示优先优化SEU耐受度，则在框514处选择PM0S类型存取晶体管用于附加的存取晶体管(也就是>4)。在框520，将所选定的存取晶体管类型增加到双端口 SRAM单元布局中(例如如图2-1所示)。
[0042]本公开被认为适用于各种SRAM单元应用。考虑说明书，其它方面和特征对于本领域技术人员来说是明显的。例如，尽管在一些情况下在单独的附图中描述了一些实现方式，但是可以认识到来自一幅图的特征可以与另一幅图的特征相组合，即使这样的组合并未明确示出或者明确地描述为这种组合。说明书和所示的结构以及方法仅仅是作为示例，本发明的实际范围应该由以下权利要求所界定。。
【主权项】
1.一种多端口存储单元，其特征在于，包括: 第一和第二反相器电路，每个反相器电路包括第一类型的上拉晶体管和第二类型的下拉晶体管； 其中在每个反相器电路中: 所述上拉晶体管的栅极和所述下拉晶体管的栅极都耦接到第一节点，并且接收相同的电压电位， 所述上拉晶体管的源极和所述下拉晶体管的漏极被串联耦接，并且在所述上拉晶体管和所述下拉晶体管之间的第二节点处提供反相输出；以及 每个反相器电路的第一节点被耦接到另一个反相器电路的第二节点，以接收所述另一个反相器电路的反相输出； 第一对第一类型的存取晶体管，该对存取晶体管中的每一个存取晶体管都耦接到所述第一和第二反相器电路中各自的一个反相器电路的第一节点；以及 第二对第二类型的存取晶体管，该对存取晶体管中的每一个存取晶体管都耦接到所述第一和第二反相器电路中各自的一个反相器电路的第一节点。2.根据权利要求1所述的多端口存储单元，其特征在于，所述第一类型的晶体管的栅极尺寸与所述第二类型的晶体管的栅极尺寸相同。3.根据权利要求1或2所述的多端口存储单元，其特征在于，所述上拉晶体管、下拉晶体管和存取晶体管是鳍式场效应晶体管。4.根据权利要求3所述的多端口存储单元，其特征在于，所述第一对存取晶体管中的每一个存取晶体管包括的鳍的数量与所述第二对存取晶体管中的每一个存取晶体管中包括的鳍的数量相同。5.根据权利要求3或4所述的多端口存储单元，其特征在于，所述多端口存储单元的鳍式场效应晶体管中的每一个鳍式场效应晶体管与相同类型的鳍式场效应晶体管中的另一个鳍式场效应晶体管共用源极/漏极。6.根据权利要求3-5中任一项所述的多端口存储单元，其特征在于，进一步包括: 基底; 在所述基底中的多个阱区，所述多个阱区在第一方向(y)上平行地延伸； 所述多个阱区中的每一个阱区均具有布置在所述阱区上的各自的一组鳍结构，各自的一组鳍结构中的每个鳍结构在所述第一方向(y)上延伸；以及 多个栅极结构，每个栅极结构布置在多组鳍结构中的一组或多组鳍结构上方，并且在与所述第一方向(y)垂直的第二方向(X)上延伸，所述鳍结构和所述栅极结构被配置和设置为形成所述鳍式场效应晶体管。7.根据权利要求6所述的多端口存储单元，其特征在于，所述多个阱区包括不超过三个阱区。8.根据权利要求1-7中任一项所述的多端口存储单元，其特征在于，所述第一类型是PMOS，所述第二类型是NMOS。9.根据权利要求1-8中任一项所述的多端口存储单元，其特征在于， 所述多端口存储单元包括偶数(N)对存取晶体管，其中N>2 ;以及 在所述多端口存储单元中总共的存取晶体管包括第一数量(X)的P型晶体管，和第二数量(Y)的η型晶体管，其中X = Υ。10.根据权利要求1所述的多端口存储单元，其特征在于， 所述多端口存储单元包括Ν对存取晶体管，其中Ν>2 ;和 在所述多端口存储单元中总共的存取晶体管包括2*(Ν-1)个第一类型的晶体管和两个第二类型的晶体管。11.根据权利要求10所述的多端口存储单元，其特征在于，所述第一类型的存取晶体管相比于所述第二类型的存取晶体管对单粒子翻转较不敏感。12.—种构造双端口存储单元的方法，其特征在于，包括: 在基底中形成多个阱区，所述多个阱区在第一方向(y)上平行地延伸； 在所述多个阱区中的每一个阱区上，形成各自的一组鳍结构，该组鳍结构包括一个或多个鳍结构，每个鳍结构在所述第一方向(y)上延伸； 形成多个栅极结构，每个栅极结构布置在多组鳍结构中的一组或多组鳍结构上方，并且以在所述第一方向(y)垂直的第二方向(X)上延伸，多组鳍结构和栅极结构被配置和设置为形成鳍式场效应晶体管；以及 放置导电线以耦接所述鳍式场效应晶体管，从而形成存储单元，所述存储单元具有: 第一和第二反相器电路，每个反相器电路包括第一类型的上拉晶体管和第二类型的下拉晶体管； 其中在每个反相器电路中，所述上拉晶体管的栅极和所述下拉晶体管的栅极都耦接到第一节点，并且接收相同的电压电位， 其中所述上拉晶体管的源极和所述下拉晶体管的漏极被串联耦接，并且在所述上拉晶体管和所述下拉晶体管之间的第二节点处提供反相输出； 其中每个反相器电路的所述第一节点被耦接到另一个反相器电路的第二节点，以接收所述另一个反相器电路的反相输出； 第一对第一类型的存取晶体管，该对存取晶体管中的每一个存取晶体管都耦接到所述第一和第二反相器电路中各自的一个反相器电路的第一节点；以及 第二对第二类型的存取晶体管，该对存取晶体管中的每一个存取晶体管都耦接到所述第一和第二反相器电路中各自的一个反相器电路的第一节点。13.根据权利要求12所述的方法，其特征在于， 所述形成所述多个阱区的步骤，包括形成所述多个阱区的每一个阱区在所述第二方向X上具有相同的宽度；以及 所述形成所述多组鳍结构，其中每组鳍结构包括一个或多个鳍结构的步骤，包括形成所述多组鳍结构中的每一组鳍结构在所述第二方向X上以及在第三方向上具有相同的尺寸，其中所述第三方向与所述第一和第二方向垂直。14.根据权利要求12或13所述的方法，其特征在于，所述形成各自的多组鳍结构，其中每组鳍结构包括一个或多个鳍结构的步骤，包括在所述多个阱区中的每一个阱区中形成相同数量的所述鳍结构。15.根据权利要求14所述的方法，其特征在于，所述形成所述多个阱区、各自的多组鳍结构和所述多个栅极结构的步骤，使得多个鳍式场效应晶体管中的每一个鳍式场效应晶体管与相同类型的鳍式场效应晶体管中的另一个鳍式场效应晶体管共享源极/漏极区域。
【专利摘要】公开了一种多端口存储单元，其包括第一(P1+N1)和第二(P2+N2)交叉耦接的反相器电路。每个反相器电路的输入节点(150/180)被耦接到另一个反相器电路的输出节点(180/150)以接收另一个反相器电路的反相输出。多端口存储单元包括第一对第一类型存取晶体管(P3，P4)，每个存取晶体管都耦接到第一和第二反相器电路中的各自的一个反相器电路的输入节点(150，180)。多端口存储单元还包括第二对第二类型存取晶体管(N3，N4)，每个存取晶体管都耦接到第一和第二反相器电路中的各自的一个反相器电路的输入节点(150，180)。多端口单元展现了布局紧凑性和SEU耐受度方面的优点。
【IPC分类】G11C8/16, H01L27/11, H01L27/088, H01L29/78
【公开号】CN105409000
【申请号】CN201480042164
【发明人】R·C·卡马洛塔
【申请人】赛灵思公司
【公开日】2016年3月16日
【申请日】2014年3月6日
【公告号】EP3028304A1, US8913455, WO2015016973A1