一种半导体器件及其制造方法和电子装置的制造方法
【技术领域】
[0001]本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法和电子
目-Ο
【背景技术】
[0002]在半导体技术领域中，随着射频电路(RF)工作频率和集成度的提高，衬底材料对电路性能的影响越来越大。绝缘体上硅(SOI)衬底因其良好的电学性能和与CMOS工艺兼容的特点，在射频电路等领域得到了广泛的应用。
[0003]现有技术中的一种半导体器件采用双面薄SOI工艺制备，包括如下步骤:首先在SOI衬底110上形成包括晶体管1101、射频(RF)器件1102(例如电感)和互连结构1103的前端器件,然后在S0I衬底110的形成有前端器件的一侧接合承载衬底(carrierwafer) 120,形成如图1所示的结构。在该采用双面薄S0I结构的半导体器件中，由于承载衬底120距离射频器件1102比较近，往往会影响射频器件1102的性能，从而影响整个半导体器件的性能。在某些具体应用中，这一结构的器件将难以满足对器件性能的实际需要。
[0004]因此，为解决现有技术中的上述技术问题，有必要提出一种新的半导体器件及其制造方法和电子装置。
【发明内容】
[0005]针对现有技术的不足，本发明提供一种半导体器件及其制造方法和电子装置，该半导体器件中的射频器件相对于现有技术具有较高的性能。
[0006]本发明的一个实施例提供一种半导体器件，包括第一衬底和第二衬底，其中，所述第一衬底的第一表面一侧形成有包括晶体管、射频器件和第一互连结构的前端器件，所述第二衬底接合于所述第一衬底的所述第一表面一侧且位于所述前端器件的上方，并且，所述第二衬底内形成有位于所述射频器件的上方的空腔。
[0007]可选地，所述第一衬底为绝缘体上硅衬底。
[0008]可选地，所述射频器件的顶部裸露于所述空腔内。
[0009]可选地，所述空腔为真空腔体或内部填充有气体的腔体。
[0010]可选地，所述射频器件包括电感。
[0011]可选地，所述半导体器件还包括贯穿所述第一衬底且与所述第一互连结构相连的第二互连结构，以及位于所述第一衬底的与所述第一表面相对的第二表面上且与所述第二互连结构相连的焊盘。
[0012]可选地，所述半导体器件还包括覆盖所述第一衬底的所述第二表面但暴露出所述焊盘的打线区的钝化层。
[0013]可选地，所述第二互连结构包括硅通孔。
[0014]本发明的另一个实施例提供一种半导体器件的制造方法，所述方法包括:
[0015]步骤S101:提供第一衬底和第二衬底，在所述第一衬底的第一表面一侧形成包括晶体管、射频器件和第一互连结构的前端器件，在所述第二衬底内形成与所述射频器件的位置相对应的空腔；
[0016]步骤S102:通过晶圆键合工艺将所述第二衬底的形成有所述空腔的一侧与所述第一衬底的形成有所述前端器件的一侧相接合，其中所述空腔位于所述射频器件的上方；
[0017]步骤S103:从所述第一衬底的与所述第一表面相对的第二表面一侧对所述第一衬底进行减薄处理。
[0018]可选地，所述第一衬底为绝缘体上硅衬底。
[0019]可选地，在所述步骤S101中，在所述第二衬底内形成空腔的方法包括:
[0020]在所述第二衬底上形成在与所述射频器件相对应的位置处具有开口的掩膜层；
[0021]利用所述掩膜层对所述第二衬底进行刻蚀以形成空腔。
[0022]可选地，所述射频器件包括电感。
[0023]可选地，在所述步骤S103中，所述减薄处理包括化学机械抛光。
[0024]可选地，在所述步骤S103之后还包括步骤S104:
[0025]形成贯穿所述第一衬底且与所述第一互连结构相连的第二互连结构，并在所述第一衬底的所述第二表面上形成与所述第二互连结构相连的焊盘。
[0026]可选地，在所述步骤S104之后还包括步骤S105:
[0027]形成覆盖所述第一衬底的所述第二表面但暴露出所述焊盘的打线区的钝化层。
[0028]可选地，所述第二互连结构包括硅通孔。
[0029]本发明的又一个实施例提供一种电子装置，包括电子组件以及与所述电子组件电连接的半导体器件，其中，所述半导体器件包括第一衬底和第二衬底，所述第一衬底的第一表面一侧形成有包括晶体管、射频器件和第一互连结构的前端器件，所述第二衬底接合于所述第一衬底的所述第一表面一侧且位于所述前端器件的上方，并且所述第二衬底内形成有位于所述射频器件的上方的空腔。
[0030]本发明的半导体器件，由于在第二衬底内形成有位于射频器件上方的空腔，因而使得第二衬底距离射频器件比较远，可以降低第二衬底对射频器件的影响，提高射频器件的性能，从而提高整个半导体器件的性能。本发明的半导体器件的制造方法，用于制造上述的半导体器件，制得的半导体器件同样具有上述优点。本发明的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。
【附图说明】
[0031]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0032]附图中:
[0033]图1为现有的一种半导体器件的结构的剖视图；
[0034]图2为本发明的一个实施例的半导体器件的一种剖视图；
[0035]图3A、图3B、图3C和图3D为本发明的另一个实施例的一种半导体器件的制造方法的相关步骤形成的结构的剖视图；
[0036]图4为本发明的另一个实施例的一种半导体器件的制造方法的示意性流程图。
【具体实施方式】
[0037]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0038]应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0039]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接至『或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0040]空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
[0041]在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
[0042]这里参考作为本发明的理想