7]步骤A3:从第一衬底210的与第一表面相对的第二表面一侧对第一衬底210进行减薄处理，如图3C所示。
[0078]示例性地，第一衬底210为SOI衬底，该减薄处理停止于位于SOI衬底内的嵌入式绝缘层之上。该减薄处理可以为CMP(化学机械研磨)或其他合适的方法。
[0079]至此，完成了本实施例的半导体器件的制造方法的关键步骤的介绍。通过步骤A1至A3，形成了双面薄SOI (绝缘体上硅)的结构。接下来可以根据现有的各种方法来完成整个半导体器件的制造。
[0080]示例性地，在步骤A3之后还包括如下步骤:
[0081]步骤A4:形成贯穿第一衬底210且与第一互连结构2103相连的第二互连结构2104，并在第一衬底210的第二表面上形成与第二互连结构2104相连的焊盘(pad) 2105，如图3D所示。
[0082]此外，还可以形成覆盖第一衬底210的第二表面但暴露出焊盘(pad)2105的打线区的钝化层2106，如图3D所示。需要解释的是，由于图3D为剖视图，并未示意出钝化层2106暴露出焊盘2105的打线区的情况。
[0083]其中，第二互连结构2104用于将第一互连结构2103连接至器件外部。第二互连结构2104可以为硅通孔或其他合适的结构。第二互连结构2104的材料可以为铜或其他合适的导电材料。
[0084]焊盘2105用于将信号或电源通过第二互连结构2104以及第一互连结构2103输入到半导体器件的内部。焊盘2105的材料可以为铝、铜或其他合适的导电材料。
[0085]钝化层2106用于保护第一衬底210以及焊盘2105。钝化层2106的材料可以为氮化硅或其他合适的材料。
[0086]采用本实施例的半导体器件的制造方法制备的半导体器件，由于在第二衬底220内形成有位于射频器件2102上方的空腔，因而使得第二衬底220距离射频器件2102比较远，可以降低第二衬底220对射频器件2102的影响，提高射频器件2102的性能，从而提高整个半导体器件的性能。
[0087]图4示出了本发明实施例提出的一种半导体器件的制造方法的示意性流程图，用于简要示出该制造方法的典型流程。
[0088]步骤S101:提供第一衬底和第二衬底，在所述第一衬底的第一表面一侧形成包括晶体管、射频器件和第一互连结构的前端器件，在所述第二衬底内形成与所述射频器件的位置相对应的空腔；
[0089]步骤S102:通过晶圆键合工艺将所述第二衬底的形成有所述空腔的一侧与所述第一衬底的形成有所述前端器件的一侧相接合，其中所述空腔位于所述射频器件的上方；
[0090]步骤S103:从所述第一衬底的与所述第一表面相对的第二表面一侧对所述第一衬底进行减薄处理。
[0091]实施例三
[0092]本发明实施例提供一种电子装置，其包括电子组件以及与该电子组件电连接的半导体器件。其中，所述半导体器件为实施例一所述的半导体器件，或根据实施例二所述的半导体器件的制造方法制造的半导体器件。
[0093]本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、V⑶、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括该分频电路的中间产品。其中，该电子组件可以为任何可行的组件，在此并不进行限定。
[0094]本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
[0095]本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
【主权项】
1.一种半导体器件，其特征在于，包括第一衬底和第二衬底，其中，所述第一衬底的第一表面一侧形成有包括晶体管、射频器件和第一互连结构的前端器件，所述第二衬底接合于所述第一衬底的所述第一表面一侧且位于所述前端器件的上方，并且所述第二衬底内形成有位于所述射频器件的上方的空腔。2.如权利要求1所述的半导体器件，其特征在于，所述第一衬底为绝缘体上硅衬底。3.如权利要求1所述的半导体器件，其特征在于，所述射频器件的顶部裸露于所述空腔内。4.如权利要求1所述的半导体器件，其特征在于，所述空腔为真空腔体或内部填充有气体的腔体。5.如权利要求1所述的半导体器件，其特征在于，所述射频器件包括电感。6.如权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括贯穿所述第一衬底且与所述第一互连结构相连的第二互连结构，以及位于所述第一衬底的与所述第一表面相对的第二表面上且与所述第二互连结构相连的焊盘。7.如权利要求6所述的半导体器件，其特征在于，所述半导体器件还包括覆盖所述第一衬底的所述第二表面但暴露出所述焊盘的打线区的钝化层。8.如权利要求6所述的半导体器件，其特征在于，所述第二互连结构包括硅通孔。9.一种半导体器件的制造方法，其特征在于，所述方法包括: 步骤S101:提供第一衬底和第二衬底，在所述第一衬底的第一表面一侧形成包括晶体管、射频器件和第一互连结构的前端器件，在所述第二衬底内形成与所述射频器件的位置相对应的空腔； 步骤S102:通过晶圆键合工艺将所述第二衬底的形成有所述空腔的一侧与所述第一衬底的形成有所述前端器件的一侧相接合，其中所述空腔位于所述射频器件的上方； 步骤S103:从所述第一衬底的与所述第一表面相对的第二表面一侧对所述第一衬底进行减薄处理。10.如权利要求9所述的半导体器件的制造方法，其特征在于，所述第一衬底为绝缘体上硅衬底。11.如权利要求9所述的半导体器件的制造方法，其特征在于，在所述步骤S101中，在所述第二衬底内形成空腔的方法包括: 在所述第二衬底上形成在与所述射频器件相对应的位置处具有开口的掩膜层； 利用所述掩膜层对所述第二衬底进行刻蚀以形成空腔。12.如权利要求9所述的半导体器件的制造方法，其特征在于，所述射频器件包括电感。13.如权利要求9所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，所述减薄处理包括化学机械抛光。14.如权利要求9所述的半导体器件的制造方法，其特征在于，在所述步骤S103之后还包括步骤S104: 形成贯穿所述第一衬底且与所述第一互连结构相连的第二互连结构，并在所述第一衬底的所述第二表面上形成与所述第二互连结构相连的焊盘。15.如权利要求14所述的半导体器件的制造方法，其特征在于，在所述步骤S104之后还包括步骤S105: 形成覆盖所述第一衬底的所述第二表面但暴露出所述焊盘的打线区的钝化层。16.如权利要求14所述的半导体器件的制造方法，其特征在于，所述第二互连结构包括硅通孔。17.一种电子装置，其特征在于，包括电子组件以及与所述电子组件电连接的半导体器件，其中，所述半导体器件包括第一衬底和第二衬底，所述第一衬底的第一表面一侧形成有包括晶体管、射频器件和第一互连结构的前端器件，所述第二衬底接合于所述第一衬底的所述第一表面一侧且位于所述前端器件的上方，并且所述第二衬底内形成有位于所述射频器件的上方的空腔。
【专利摘要】本发明提供一种半导体器件及其制造方法和电子装置，涉及半导体技术领域。本发明的半导体器件包括第一衬底和第二衬底，其中，第一衬底的第一表面一侧形成有包括晶体管、射频器件和第一互连结构的前端器件，第二衬底接合于第一衬底的第一表面一侧且位于前端器件的上方，并且第二衬底内形成有位于射频器件的上方的空腔。该半导体器件由于在第二衬底内形成有位于射频器件上方的空腔，因而使得第二衬底距离射频器件比较远，可以降低第二衬底对射频器件的影响，提高射频器件的性能，从而提高整个半导体器件的性能。本发明的半导体器件的制造方法制得的半导体器件同样具有上述优点。本发明的电子装置，采用了上述半导体器件，同样具有上述优点。
【IPC分类】H01L21/02, H01L23/66
【公开号】CN105448898
【申请号】CN201410362418
【发明人】李海艇, 黄河, 周强, 葛洪涛
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2016年3月30日
【申请日】2014年7月28日
【公告号】US20160027665