层间介质层、层间介质层的制作方法和半导体器件的制作方法
【技术领域】
[0001] 本申请涉及半导体集成电路的技术领域，具体而言，涉及一种层间介质层、层间介 质层的制作方法和半导体器件。
【背景技术】
[0002] 在半导体器件中通常在金属层和半导体基体之间，以及相邻金属层之间形成层间 介质层，以将金属层和半导体基体以及相邻金属层隔离开。因此，层间介质层通常为具有 低介电常数（介电常数小于3)的绝缘材料，例如掺杂硼的娃玻璃（BSG)、掺杂磷的娃玻璃 (PSG)或掺杂硼磷的硅玻璃（BPSG)，其介电常数越低，绝缘性能越好。然而，上述掺杂硼或 磷的二氧化硅的结构不均匀，且与周围器件之间的粘合力比较低，限制了其在低制程器件 (45nm及以下制程）中的应用。
[0003]目前，低制程器件通常采用未掺杂硅氧化物（例如Si02)作为层间介质层。特别是 45nm及以下制程，由于高纵深比沉积工艺（HARP)具有良好的填充能力，因此通常采用高纵 深比沉积工艺制作层间介质层，用于提高层间介质层和周围器件之间的粘合力。然而，未掺 杂硅氧化物具有较高的介电常数，使得层间介质层的绝缘性能下降，进而降低了层间介质 层的隔离性能。
[0004] 图1示出了现有半导体器件的结构示意图。如图1所示，该半导体器件包括半导 体基体10'，设置于半导体基体10'上的层间介质层20'，以及设置于层间介质层20'上 的金属层30'。其中，层间介质层20'为采用高纵深比沉积工艺制作形成的5丨0 2层。上 述Si02层具有较高的介电常数（介电常数为3. 9)，使得层间介质层20'的绝缘性能下降， 进而降低半导体器件的性能。目前，针对上述问题还没有有效的解决方法。
【发明内容】
[0005] 本申请旨在提供一种层间介质层、层间介质层的制作方法和半导体器件，以减小 层间介质层的介电常数，进而提高层间介质层的绝缘性能。
[0006] 为了实现上述目的，本申请提供了一种层间介质层，该层间介质层包括：介质基体 层，介质基体层为含硅氧化物；离子注入层，设置于介质基体层中，离子注入层中注入离子 的离子极化率小于硅离子的离子极化率。
[0007] 进一步地，上述层间介质层中，离子注入层中注入离子选自P型离子、N型离子、氟 离子和碳离子中任一种或多种。
[0008] 进一步地，上述层间介质层中，P型离子为硼离子，N型离子为磷离子或砷离子。
[0009] 进一步地，上述层间介质层中，离子注入层中注入离子的浓度为IX1016~ 1X1019atoms/cm3〇
[0010] 进一步地，上述层间介质层中，离子注入层的高度为介质基体层的高度的1/6~ 2/3。
[0011] 进一步地，上述层间介质层中，介质基体层设置于半导体基体上，离子注入层设置 于介质基体层中远离半导体基体的一侧。
[0012] 进一步地，上述层间介质层中，介质基体层由高纵深比沉积工艺形成，优选介质基 体层为Si02层。
[0013] 本申请还提供了一种层间介质层的制作方法，该制作方法包括以下步骤：形成介 质基体层，介质基体层为含硅氧化物；对介质基体层进行离子注入以形成离子注入层，离子 注入层中注入离子的离子极化率小于硅离子的离子极化率。
[0014] 进一步地，上述制作方法中，离子注入中的注入离子的能量为1~20KeV，注入离 子的剂量为 1X1〇13 ~1Xl〇16atoms/cm2。
[0015] 进一步地，上述制作方法中，在形成离子注入层的步骤中形成高度为介质基体层 的高度的1/6~2/3的离子注入层。
[0016] 进一步地，上述制作方法中，形成介质基体层的步骤包括：在半导体基体上沉积介 质基体预备层；平坦化介质基体预备层以形成介质基体层。
[0017] 进一步地，上述制作方法中，形成介质基体预备层的工艺为高纵深比沉积工艺。
[0018] 进一步地，上述制作方法中，离子注入层中注入离子选自P型离子、N型离子、氟离 子和碳离子中的任一种或多种。
[0019] 本申请还提供了一种半导体器件，包括半导体基体，以及沿远离半导体基体的方 向依次设置于半导体基体上的层间介质层和金属层，其中层间介质层为本申请上述的层间 介质层。
[0020] 应用本申请的技术方案，通过在介质基体层中设置离子注入层以形成层间介质 层，且离子注入层中注入离子的离子极化率小于介质基体层中硅离子的离子极化率，同时 利用层间介质层的介电常数与离子极化率成正比的特性，使得层间介质层的介电常数得以 减小，进而提高了层间介质层的绝缘性能。
【附图说明】
[0021] 构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示 意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
[0022] 图1示出了现有半导体器件的剖面结构示意图；
[0023] 图2示出了本申请实施方式所提供的层间介质层的剖面结构示意图；
[0024] 图3示出了本申请实施方式所提供的层间介质层的制作方法的流程示意图；
[0025] 图4示出了本申请实施方式所提供的层间介质层的制作方法中，形成介质基体层 后的基体的剖面结构示意图；
[0026] 图5示出了对图4所示的介质基体层进行离子注入以形成离子注入层后的基体的 剖面结构示意图；以及
[0027] 图6示出了本申请实施方式所提供的半导体器件的剖面结构示意图。
【具体实施方式】
[0028] 需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相 互组合。下面将参考附图并结合实施例来详细说明本申请。
[0029] 需要注意的是，这里所使用的术语仅是为了描述【具体实施方式】，而非意图限制根 据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式 也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于"包含"和/或"包 括"时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
[0030] 为了便于描述，在这里可以使用空间相对术语，如"在……之上"、"在……上方"、 "在……上表面"、"上面的"等，用来描述如在图中所示的一个器件或特征与其他器件或特 征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位 之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为"在其他器 件或构造上方"或"在其他器件或构造之上"的器件之后将被定位为"在其他器件或构造下 方"或"在其他器件或构造之下"。因而，示例性术语"在……上方"可以包括"在……上方" 和"在……下方"两种方位。该器件也可以其他不同方式定位（旋转90度或处于其他方 位），并且对这里所使用的空间相对描述作出相应解释。
[0031] 正如【背景技术】中所介绍的，现有层间介质层具有较高的介电常数，使得层间介质 层的绝缘性能下降。本申请的发明人针对上述问题进行研究，提出了一种层间介质层。如 图2所示，该层间介质层包括介质基体层21和设置于介质基体层21中的离子注入层23。 其中，介质基体层21为含硅氧化物；离子注入层23中注入离子的离子极化率小于硅离子的 离子极化率。
[0032] 上述层间介质层中，通过在介质基体层21中设置离子注入层23以形成层间介质 层，且离子注入层23中注入离子的离子极化率小于介质基体层21中硅离子的离子极化率， 同时利用层间介质层的介电常数与离子极化率成正比的特性，使得层间