一种半导体器件和电子装置的制造方法
【技术领域】
[0001]本发明涉及半导体技术领域，具体而言涉及一种半导体器件和电子装置。
【背景技术】
[0002]在半导体技术领域中，静电放电(ESD)现象是对集成电路的一大威胁。随着半导体制程工艺尺寸的不断减小，ESD防护设计在纳米级的CMOS技术中变得越来越具有挑战性和难度。
[0003]在现有技术中，SCR(可控硅整流器)器件是一种被广泛应用且比较有效的ESD防护器件。其中，图1为现有的一种SCR器件的剖视图和等效电路图。如图1所示，现有的SCR器件包括P型衬底100以及位于P型衬底100内的N阱101、N+扩散区104和P+扩散区105，还包括位于N阱101内的P+扩散区102和N+扩散区103。其中，N阱101中的P+扩散区102引出SCR器件的阳极，与之相邻的N+扩散区103为N阱101提供欧姆接触，P+扩散区102和N+扩散区103均与第一焊盘PADl相连接。P型衬底100中的N+扩散区104引出SCR器件的阴极，与之相邻的P+扩散区105为P型衬底100提供欧姆接触，N+扩散区104和P+扩散区105均与第二焊盘PAD2相连接。其中，PADl可以为1焊盘，PAD2可以为接地焊盘。该SCR器件结构可以等效为两个晶体管(图1中的垂直的PNP型晶体管Q2和横向的NPN型晶体管Ql)构成的正反馈结构。也就是说，现有的SCR器件包括一对寄生晶体管，即，垂直的PNP型晶体管Q2和横向的NPN型晶体管Ql。
[0004]在上述的SCR器件中，基于SCR操作，当正向的ESD短暂地出现在1焊盘(PADl)与接地焊盘(PAD2)上，SCR器件被置于正反馈模式以形成低阻抗放电通道来实现对ESD电流的安全分流。
[0005]然而，在采用28nm及以下工艺节点制造的半导体器件中，SCR器件往往会因触发电压(triggering voltage)太高以致无法保护内部电路。此外，SCR器件由于保持电压(holding voltage)比较低，往往易于发生栓锁效应(latch-up)。
[0006]由此可见，现有的SCR器件存在着触发电压高以及保持电压低的问题，已经难以满足ESD防护的需要。因此，为解决上述技术问题，有必要提出一种新的SCR器件的结构。
【发明内容】
[0007]针对现有技术的不足，本发明提出一种半导体器件和电子装置，可以使得SCR器件具有低的触发电压和高的保持电压。
[0008]本发明的一个实施例提供一种半导体器件，其包括P型衬底、位于所述P型衬底内的N阱、位于所述N阱内的第一 P+扩散区、位于所述P型衬底内的第一 N+扩散区，还包括位于所述P型衬底与所述N阱的交界区域的第二 P+扩散区、位于所述P型衬底的上方且位于所述第二 P+扩散区与所述第一 P+扩散区之间的第一栅极以及位于第二 P+扩散区与所述第一 N+扩散区之间且位于所述P型衬底上方的第二栅极；其中，所述第一 P+扩散区、所述第二 P+扩散区与所述第一栅极构成PMOS结构，所述第二 P+扩散区、所述第一 N+扩散区与所述第二栅极构成栅控二极管结构。
[0009]在一个实例中，所述第一 P+扩散区为SCR器件的阳极，所述第一 N+扩散区为SCR器件的阴极。
[0010]在一个实例中，所述第一栅极与所述第一 P+扩散区相连，并且二者均连接至第一焊盘。
[0011]在一个实例中，所述第一 N+扩散区连接至第二焊盘。
[0012]在一个实例中，所述第二栅极连接至第二焊盘。
[0013]在一个实例中，所述半导体器件还包括位于所述N阱内的用于为所述N阱提供欧姆接触的第二 N+扩散区。
[0014]在一个实例中，所述半导体器件还包括位于所述P型衬底内的用于为所述P型衬底提供欧姆接触的第三P+扩散区。
[0015]在一个实例中，所述半导体器件还包括高k金属栅极晶体管。
[0016]本发明的另一个实施例提供一种电子装置，其包括半导体器件以及与所述半导体器件相连接的电子组件，其中所述半导体器件包括P型衬底、位于所述P型衬底内的N阱、位于所述N阱内的第一 P+扩散区以及位于所述P型衬底内的第一 N+扩散区，还包括位于所述P型衬底与所述N阱的交界区域的第二 P+扩散区、位于所述P型衬底的上方且位于所述第二 P+扩散区与所述第一 P+扩散区之间的第一栅极以及位于第二 P+扩散区与所述第一N+扩散区之间且位于所述P型衬底上方的第二栅极；其中，所述第一 P+扩散区、所述第二P+扩散区与所述第一栅极构成PMOS结构，所述第二 P+扩散区、所述第一 N+扩散区与所述第二栅极构成栅控二极管结构。
[0017]本发明的半导体器件由于包括由N阱和第二 P+扩散区构成的反向PN结，因而具有更低的触发电压和更高的保持电压。本发明的电子装置，包括上述的半导体器件，因而同样具有上述优点。
【附图说明】
[0018]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0019]附图中:
[0020]图1为现有的一种SCR器件的剖视图和等效电路图；
[0021]图2为本发明的一个实施例的一种半导体器件的剖视图和等效电路图；
[0022]图3为本发明一个实施例的一种半导体器件与现有技术中的SCR器件的TLP测试的一种对比图。
【具体实施方式】
[0023]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0024]应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0025]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接至IJ”或“耦合至IJ”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0026]空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
[0027]在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
[0028]这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的离子注入区可导致该离子注入区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
[0029]为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0030]本发明的一个实施例提供半导体器件，