该半导体器件可以为包括SCR器件的各种半导体器件。
[0031]下面，参照图2来具体描述本发明的一个实施例的半导体器件。其中，图2为本发明的一个实施例的一种半导体器件的剖视图和等效电路图。
[0032]如图2所示，本发明实施例的半导体器件包括P型衬底200以及位于P型衬底200内的N阱201、N+扩散区204和P+扩散区205，还包括位于N阱201内的P+扩散区202和N+扩散区203。其中，N阱201中的P+扩散区202引出SCR器件的阳极，与之相邻的N+扩散区203为N阱201提供欧姆接触，P+扩散区202和N+扩散区203均与第一焊盘PADl相连接。P型衬底200中的N+扩散区204引出SCR器件的阴极，与之相邻的P+扩散区205为P型衬底200提供欧姆接触，N+扩散区204和P+扩散区205均与第二焊盘PAD2相连接。其中，PADl可以为1焊盘，PAD2可以为接地焊盘。
[0033]该半导体器件的上述结构可以等效为两个晶体管，即，垂直的PNP型晶体管Q2和横向的NPN型晶体管Q1，如图2所示。显然，上述结构与现有的SCR器件基本相同。
[0034]与现有技术不同的是，本发明实施例的半导体器件还包括位于P型衬底200与N阱201的交界区域的P+扩散区206、位于P+扩散区206与P+扩散区202之间且位于P型衬底200上方的第一栅极207以及位于P+扩散区206与N+扩散区204之间且位于P型衬底200上方的第二栅极208，如图2所示。其中，第一栅极207与第一焊盘PADl相连接；并且，第一栅极207、P+扩散区206和P+扩散区202构成一个PMOS晶体管Ml，P+扩散区206、N+扩散区204和第二栅极208构成一个栅控二极管Dl。也就是说，本发明实施例的半导体器件结构相当于在第一焊盘PADl与第二焊盘PAD2之间插入了 PMOS晶体管Ml和栅控二极管Dl串联的结构。
[0035]为便于区分，在本发明实施例中，可以将N+扩散区204称作第一N+扩散区204，将P+扩散区202称作第一 P+扩散区202，将P+扩散区206称作第二 P+扩散区206，将P+扩散区205称作第三P+扩散区205，将N+扩散区203称作第二 N+扩散区203。
[0036]在本发明实施例的半导体器件中，当正向的ESD短暂地施加在第一焊盘PADl上时，击穿机构(breakdown mechanism)主要为N讲201和P+扩散区206构成的反向PN结，与现有技术中的击穿机构主要为N阱和P型衬底构成的反向PN结相比，该击穿机构需要更低的触发电压。并且，由栅极诱发的电流将进一步降低触发电压。此外，PMOS与栅控二极管Dl构成的结构可以在一定程度上提高SCR器件的保持电压。于是，SCR器件的性能得到改善，可以获得更好的ESD防护性能。
[0037]本发明实施例的半导体器件相对现有的SCR器件所增加的P+扩散区206以及第一栅极207和第二栅极208可以在现有的半导体器件制造工艺中实现，不需增加额外的掩膜工艺，因此，本发明实施例的半导体器件可以与现有的半导体制造工艺(例如28nm工艺)兼容，不会增加额外的工艺成本。本发明的半导体器件，除包括上述SCR结构外，还可以包括浅沟槽隔离(STI)以及用于形成电路的晶体管等其他组件，在此并不进行限定。其中，该晶体管可以为高K金属栅极晶体管或其他类型的晶体管。
[0038]其中，图3示出了本发明实施例的半导体器件与现有技术中的SCR器件的TLP测试的一种对比图。由图3可知，相对于现有技术，本发明实施例的半导体器件具有更低的触发电压。即，本发明实施例的半导体器件具有更好的ESD防护性能。
[0039]简言之，本发明实施例的半导体器件由于包括由N阱和第二P+扩散区构成的反向PN结，因而相对于现有技术具有更低的触发电压和更高的保持电压，从而具有更好的ESD防护性能。
[0040]本发明另一个实施例提供一种电子装置，包括半导体器件以及与所述半导体器件相连的电子组件。其中，该半导体器件为实施例一所述的半导体器件。该电子组件，可以为分立器件、集成电路等任何电子组件。
[0041 ] 示例性地，所述半导体器件包括P型衬底、位于所述P型衬底内的N阱、位于所述N阱内的第一 P+扩散区以及位于所述P型衬底内的第一 N+扩散区，还包括位于所述P型衬底与所述N阱的交界区域的第二 P+扩散区、位于所述P型衬底的上方且位于所述第二 P+扩散区与所述第一 P+扩散区之间的第一栅极以及位于第二 P+扩散区与所述第一 N+扩散区之间且位于所述P型衬底上方的第二栅极；其中，所述第一 P+扩散区、所述第二 P+扩散区与所述第一栅极构成PMOS结构，所述第二 P+扩散区、所述第一 N+扩散区与所述第二栅极构成栅控二极管结构。
[0042]本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、V⑶、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括上述半导体器件的中间产品。
[0043]本发明实施例的电子装置，由于使用了上述的半导体器件，因而同样具有上述优点。
[0044]本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
【主权项】
1.一种半导体器件，其特征在于，包括P型衬底、位于所述P型衬底内的N阱、位于所述N阱内的第一 P+扩散区、位于所述P型衬底内的第一 N+扩散区，还包括位于所述P型衬底与所述N阱的交界区域的第二 P+扩散区、位于所述P型衬底的上方且位于所述第二 P+扩散区与所述第一 P+扩散区之间的第一栅极以及位于第二 P+扩散区与所述第一 N+扩散区之间且位于所述P型衬底上方的第二栅极；其中，所述第一 P+扩散区、所述第二 P+扩散区与所述第一栅极构成PMOS结构，所述第二 P+扩散区、所述第一 N+扩散区与所述第二栅极构成栅控二极管结构。2.如权利要求1所述的半导体器件，其特征在于，所述第一P+扩散区为SCR器件的阳极，所述第一 N+扩散区为SCR器件的阴极。3.如权利要求1所述的半导体器件，其特征在于，所述第一栅极与所述第一P+扩散区相连，并且二者连接至第一焊盘。4.如权利要求1所述的半导体器件，其特征在于，所述第一N+扩散区连接至第二焊盘。5.如权利要求2所述的半导体器件，其特征在于，所述第二栅极连接至第二焊盘。6.如权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括位于所述N阱内的用于为所述N阱提供欧姆接触的第二 N+扩散区。7.如权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括位于所述P型衬底内的用于为所述P型衬底提供欧姆接触的第三P+扩散区。8.如权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括高k金属栅极晶体管。9.一种电子装置，其特征在于，包括半导体器件以及与所述半导体器件相连接的电子组件，其中所述半导体器件包括P型衬底、位于所述P型衬底内的N阱、位于所述N阱内的第一 P+扩散区以及位于所述P型衬底内的第一 N+扩散区，还包括位于所述P型衬底与所述N阱的交界区域的第二 P+扩散区、位于所述P型衬底的上方且位于所述第二 P+扩散区与所述第一 P+扩散区之间的第一栅极以及位于第二 P+扩散区与所述第一 N+扩散区之间且位于所述P型衬底上方的第二栅极；其中，所述第一 P+扩散区、所述第二 P+扩散区与所述第一栅极构成PMOS结构，所述第二 P+扩散区、所述第一 N+扩散区与所述第二栅极构成栅控二极管结构。
【专利摘要】本发明提供一种半导体器件和电子装置，涉及半导体技术领域。本发明的半导体器件包括P型衬底、位于P型衬底内的N阱、位于N阱内的第一P+扩散区、位于P型衬底内的第一N+扩散区，还包括位于P型衬底与N阱的交界区域的第二P+扩散区、位于P型衬底上方且位于第二P+扩散区与第一P+扩散区之间的第一栅极及位于第二P+扩散区与第一N+扩散区之间且位于P型衬底上方的第二栅极，其中第一P+扩散区、第二P+扩散区与第一栅极构成PMOS结构，第二P+扩散区、第一N+扩散区与第二栅极构成栅控二极管结构。该半导体器件由于包括由N阱和第二P+扩散区构成的反向PN结，所以具有更低的触发电压和更高的保持电压。该电子装置包括上述的半导体器件，同样具有上述优点。
【IPC分类】H01L23/60, H01L29/78, H01L27/02
【公开号】CN105633071
【申请号】CN201410625364
【发明人】刘毅, 王俊, 马莹, 卢斌, 程惠娟
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2016年6月1日
【申请日】2014年11月7日
【公告号】US20160133621