化材料层的方法。方法包括接收包括材料层和硬 掩模层的工件。根据将在工件上形成的第一组部件将硬掩模层图案化。将第一间隔材料沉 积在图案化的硬掩模层的侧面上，此后，根据将在工件上形成的第二组部件将硬掩模层图 案化。将第二间隔材料沉积在硬掩模层或第一间隔材料中的至少一个的至少一个侧面上。 此后，根据将在工件上形成的第三组部件将第一间隔材料图案化。将图案转印至材料层，图 案通过下列中的至少一个限定：硬掩模层、第一间隔层；或第二间隔层。在一些这种实施例 中，第一间隔材料的图案化配置为避免第二间隔材料的暴露部分的大量蚀刻。在一些这种 实施例中，根据第一组部件的硬掩模层的图案化包括形成位于第一部件和第二部件、每个 第一部件集之间的连接部件。
[0078] 仍在另外的实施例中，提供了半导体制造的方法，所述方法包括接收衬底，所述衬 底具有在其上设置的材料层并且具有在材料层上设置的硬掩模材料。识别将在材料层中形 成的部件组。根据部件所对齐的轨迹将部件组的部件分组。根据部件组的第一组部件将硬 掩模层图案化，和此后，将第一间隔件材料沉积在硬掩模层内。根据部件组的第二组部件将 具有在其中沉积的第一间隔件材料的硬掩模层图案化。将与第一间隔件材料不同的第二间 隔件材料沉积在硬掩模层内。根据部件组的第三组部件将第一间隔件材料图案化，并且基 于由下列中的至少一个限定的图案将材料层图案化：硬掩模层、第一间隔件材料或第二间 隔件材料。
[0079] 根据本发明的一些实施例，提供了一种方法，包括：接收工件，所述工件包括设置 在所述工件上的材料层和硬掩模材料；实施所述硬掩模材料的光刻图案化以在所述硬掩模 材料中限定凹槽；在图案化的所述硬掩模材料的凹槽内沉积间隔件以限定至少两个物理分 离的部件区；以及基于由图案化的所述硬掩模材料和所述凹槽内的所述间隔件限定的图案 选择性加工所述工件的部分。
[0080] 在上述方法中，在所述凹槽内沉积间隔件包括实施间隔件的基本共形沉积和实施 蚀刻工艺，所述蚀刻工艺配置为保留间隔件的位于所述硬掩模材料的侧面上的部分。
[0081] 在上述方法中，所述基本共形沉积包括原子层沉积（ALD)工艺。
[0082] 在上述方法中，所述基本共形沉积包括将所述硬掩模材料暴露于液体反应物以沉 积所述间隔件。
[0083] 在上述方法中，加工所述工件的部分包括基于所述图案蚀刻所述材料层的暴露部 分。
[0084] 在上述方法中，加工所述工件的部分还包括在蚀刻的所述材料层内沉积导电材 料。
[0085] 根据本发明的另一些实施例，还提供了一种图案化工件的方法，所述方法包括：接 收指定将在所述工件上形成的多个部件的数据集；基于所述多个部件的第一组部件实施所 述工件的硬掩模的第一图案化；之后，在图案化的所述硬掩模的侧壁上沉积第一间隔件材 料；基于所述多个部件的第二组部件实施所述硬掩模的第二图案化；之后，在所述第一间 隔件材料的侧壁上沉积第二间隔件材料；基于所述多个部件的第三组部件实施所述工件的 第三图案化；以及使用由硬掩模层、所述第一间隔件材料或所述第二间隔件材料中的至少 一个的剩余部分限定的图案选择性地加工所述工件的部分，所述剩余部分在实施所述第一 图案化、所述第二图案化以及所述第三图案化之后保留。
[0086] 在上述方法中，所述第三图案化的实施包括选择性去除所述第一间隔件材料的暴 露部分。
[0087] 在上述方法中，所述第三图案化的实施配置为避免所述第二间隔件材料的暴露部 分的大量蚀刻。
[0088] 在上述方法中，所述第一图案化的实施包括在所述第一组部件的第一部件区和所 述第一组部件的第二部件区之间形成连接部件，并且其中，所述连接部件具有小于每个第 一部件区和第二部件区的宽度。
[0089] 在上述方法中，所述第一图案化的实施配置为使得所述第一间隔件材料的沉积将 所述第一间隔件材料沉积在对应于所述第三组部件的区域内。
[0090] 在上述方法中，所述第一图案化的实施配置为使得所述第一间隔件材料的沉积将 所述第一间隔件材料沉积在对应于第三组部件的每个轨迹内，所述轨迹不邻近用于连接所 述第一组部件的两个部件的部件。
[0091] 在上述方法中，所述第三组部件的组内的轨迹节距不同于所述第一组部件内的轨 迹节距和所述第二组部件内的轨迹节距。
[0092] 在上述方法中，所述第三组部件内的轨迹节距为约所述第一组部件内的轨迹节距 和所述第二组部件内的轨迹节距的一半。
[0093] 在上述方法中，所述工件的部分的加工包括基于由所述剩余部分限定的图案来图 案化另一个硬掩模层，所述另一个硬掩模层与图案化的所述硬掩模层不同。
[0094] 根据本发明的又一些实施例，还提供了一种图案化材料层的方法，所述方法包括： 接收包括所述材料层和硬掩模层的工件；根据将在所述工件上形成的第一组部件图案化所 述硬掩模层；在图案化的所述硬掩模层的侧面上沉积第一间隔材料；之后，根据将在所述 工件上形成的第二组部件图案化所述硬掩模层；在所述硬掩模层或所述第一间隔材料中的 至少一个的至少一个侧面上沉积第二间隔材料；之后，根据将在所述工件上形成的第三组 部件图案化所述第一间隔材料；以及将由所述硬掩模层、所述第一间隔层或所述第二间隔 层中的至少一个限定的图案转印至所述材料层。
[0095] 在上述方法中，所述第一间隔材料的图案化配置为避免所述第二间隔材料的暴露 部分的大量蚀刻。
[0096] 在上述方法中，根据所述第一组部件图案化所述硬掩模层包括形成位于第一部件 和第二部件、每个第一组部件之间的连接部件。
[0097] 在上述方法中，所述连接部件的宽度小于与所述第一部件相关的区域的宽度以及 小于与所述第二部件相关的区域的宽度。
[0098] 在上述方法中，根据所述第一组部件的所述硬掩模层的图案化配置为使得所述第 一间隔材料的沉积将所述第一间隔材料沉积在对应于所述第三组部件的区域内。
[0099] 上面论述了若干实施例的部件，使得本领域技术人员可以更好地理解本发明的各 个方面。本领域技术人员应该理解，他们可以很容易地使用本发明作为基础来设计或更改 其他用于达到与本文所介绍实施例相同的目的和/或实现相同优点的工艺和结构。本领域 技术人员也应该意识到，这些等效结构并不背离本发明的精神和范围，并且在不背离本发 明的精神和范围的情况下，可以进行多种变化、替换以及改变。
【主权项】
1. 一种方法，包括： 接收工件，所述工件包括设置在所述工件上的材料层和硬掩模材料； 实施所述硬掩模材料的光刻图案化以在所述硬掩模材料中限定凹槽； 在图案化的所述硬掩模材料的凹槽内沉积间隔件以限定至少两个物理分离的部件区； 以及 基于由图案化的所述硬掩模材料和所述凹槽内的所述间隔件限定的图案选择性加工 所述工件的部分。2. 根据权利要求1所述的方法，其中，在所述凹槽内沉积间隔件包括实施间隔件的基 本共形沉积和实施蚀刻工艺，所述蚀刻工艺配置为保留间隔件的位于所述硬掩模材料的侧 面上的部分。3. 根据权利要求2所述的方法，其中，所述基本共形沉积包括原子层沉积（ALD)工艺。4. 根据权利要求2所述的方法，其中，所述基本共形沉积包括将所述硬掩模材料暴露 于液体反应物以沉积所述间隔件。5. 根据权利要求1所述的方法，其中，加工所述工件的部分包括基于所述图案蚀刻所 述材料层的暴露部分。6. 根据权利要求5所述的方法，其中，加工所述工件的部分还包括在蚀刻的所述材料 层内沉积导电材料。7. -种图案化工件的方法，所述方法包括： 接收指定将在所述工件上形成的多个部件的数据集； 基于所述多个部件的第一组部件实施所述工件的硬掩模的第一图案化； 之后，在图案化的所述硬掩模的侧壁上沉积第一间隔件材料； 基于所述多个部件的第二组部件实施所述硬掩模的第二图案化； 之后，在所述第一间隔件材料的侧壁上沉积第二间隔件材料； 基于所述多个部件的第三组部件实施所述工件的第三图案化；以及 使用由硬掩模层、所述第一间隔件材料或所述第二间隔件材料中的至少一个的剩余部 分限定的图案选择性地加工所述工件的部分，所述剩余部分在实施所述第一图案化、所述 第二图案化以及所述第三图案化之后保留。8. 根据权利要求7所述的方法，其中，所述第三图案化的实施包括选择性去除所述第 一间隔件材料的暴露部分。9. 根据权利要求7所述的方法，其中，所述第三图案化的实施配置为避免所述第二间 隔件材料的暴露部分的大量蚀刻。10. -种图案化材料层的方法，所述方法包括： 接收包括所述材料层和硬掩模层的工件； 根据将在所述工件上形成的第一组部件图案化所述硬掩模层； 在图案化的所述硬掩模层的侧面上沉积第一间隔材料； 之后，根据将在所述工件上形成的第二组部件图案化所述硬掩模层； 在所述硬掩模层或所述第一间隔材料中的至少一个的至少一个侧面上沉积第二间隔 材料； 之后，根据将在所述工件上形成的第三组部件图案化所述第一间隔材料；以及 将由所述硬掩模层、所述第一间隔层或所述第二间隔层中的至少一个限定的图案转印 至所述材料层。
【专利摘要】提供了图案化诸如集成电路工件的工件的技术。在示例性的实施例中，所述方法包括接收指定将在工件上形成的多个部件的数据集。基于多个部件的第一组部件实施工件的硬掩模的第一图案化，并将第一间隔件材料沉积在图案化硬掩模的侧壁上。基于第二组部件实施第二图案化，并将第二间隔件材料沉积在第一间隔件材料的侧壁上。基于第三组部件实施第三图案化。使用由图案化的硬掩模层、第一间隔件材料或第二间隔件材料中的至少一个的剩余部分限定的图案选择性加工工件的部分。本发明实施例涉及用于通过线端缩减切割部件的光刻技术。
【IPC分类】H01L21/311, H01L21/033, H01L21/4757
【公开号】CN105719957
【申请号】CN201510960940
【发明人】严永松, 陈俊光, 高克斌, 谢艮轩, 刘如淦
【申请人】台湾积体电路制造股份有限公司
【公开日】2016年6月29日
【申请日】2015年12月18日
【公告号】DE102015116124A1, US20160181110