半导体装置的制造方法
【专利摘要】本发明揭示一种半导体装置，其包含衬底、包含半导体芯片的半导体封装，及在所述衬底与所述半导体封装之间的连接器，所述连接器具有相对的第一及第二平面表面，所述第一平面表面与所述衬底接触且所述第二平面表面与所述半导体封装接触。所述连接器还包含多个电线，其在所述第一平面表面与所述第二平面表面之间延伸以将所述衬底的电极电连接至所述半导体封装的电极。
【专利说明】半导体装置
[0001 ] 相关申请案的交叉引用
[0002]本申请案基于2015年3月11申请的日本专利申请案第2015-048663号且请求其优先权，所述申请案的全部内容以引用的方式并入本文中。
技术领域
[0003]本文所描述的实施例通常涉及包含各向异性导电构件的半导体装置。
【背景技术】
[0004]已知使用各向异性导电构件安装半导体封装的半导体装置。
【发明内容】
[0005]实施例提供能改进半导体封装的安装可靠性的半导体装置。
[0006]根据实施例，半导体装置包含衬底、包含半导体芯片的半导体封装，及在所述衬底与所述半导体封装之间的连接器，所述连接器具有相对的第一及第二平面表面，所述第一平面表面与所述衬底接触且所述第二平面表面与所述半导体封装接触。所述连接器还包含多个电线，其在第一平面表面与第二平面表面之间延伸以将衬底的电极电连接至半导体封装的电极。
【附图说明】
[0007]图1为展示根据实施例的半导体装置的平面图。
[0008]图2为沿图1的线I1-1I截取的半导体装置的截面图。
[0009]图3为根据实施例的半导体装置的各向异性导电薄片的截面图。
[0010]图4为根据实施例的半导体装置的各向异性导电薄片的透视图。
[0011]图5为包含根据实施例的半导体装置的另一构件的截面图。
[0012]图6为包含根据实施例的半导体装置的又另一构件的平面图。
[0013]图7为沿图6的线VI1-VII截取的半导体装置的截面图。
[0014]图8为展示根据实施例的半导体器件的另一配置实例的截面图。
【具体实施方式】
[0015]现将参看附图在下文更全面地描述实施例。在图式中，出于明晰的目的，可夸示层及区域的厚度。相同编号贯穿全文指代相同元件。如本文中所使用，术语“和/或”包含相关联所列项目中的一或多者的任何以及所有组合，且可被缩写为。
[0016]本文所用的术语仅用于描述特定实施例的目的且不希望限制本发明。如本文中所使用，除非上下文另有清晰地指示，否则单数形式“一”及“所述”旨在还包括复数形式。将进一步理解，术语“包括”、“具有”、“包含”和/或其变体在用于本说明书中时指定所陈述特征、区域、步骤、操作、元件和/或组件的存在，但不排除一或多个其它特征、区域、步骤、操作、元件、组件和/或其群组的存在或添加。
[0017]将理解，当例如层或区域的元件被称作在另一元件(和/或其变体)“上”或延伸“至”所述另一元件上时，其可直接在另一元件上或直接延伸至另一元件上，或还可能存在介入元件。相反，当元件被称作“直接在”另一元件(和/或其变体)“上”或“直接延伸至”所述另一元件上时，不存在介入元件。还将理解，当元件被称作“连接”或“耦合”至另一元件(和/或其变体)时，其可直接连接或親合至所述另一元件，或可存在介入元件。相反，当元件被称作“直接连接”或“直接耦合”至另一元件(和/或其变体)时，不存在介入元件。
[0018]将理解，尽管术语第一、第二等可在本文中用以描述各种元件、组件、区域、层和/或区段，但这些元件、材料、区域、层和/或区段不应受这些术语限制。这些术语仅用以将一个元件、材料、区域、层或区段与另一元件、材料、区域、层或区段区别。因此，可在不脱离本发明的教义的情况下将下文论述的第一元件、材料、区域、层或区段称为第二元件、材料、区域、层或区段。
[0019]例如“下”、“后”及“上”的相对术语可在本文中用以描述如图式中所说明的一个元件与另一与元件的关系。将理解，相对术语旨在涵盖除图式中所描绘的定向以外的装置的不同定向。例如，如果图中的结构翻转，则描述为在衬底的“后侧”上的元件将取向在衬底的“上”表面上。因此，示例性术语“上”可取决于图式的特定定向而涵盖“下”及“上”的定向。类似地，如果将诸图中的一者中的结构翻转，则描述为在其它元件“下方”或“之下”的元件将定向于其它元件“上方”。因此，示例性术语“下方”或“之下”可涵盖上方及下方两种定向。
[0020]本文参考为实施例的示意性图示的横截面图示及透视图示来描述实施例。因而，预期图示的形状因例如制造技术和/或容许度所致的变化。因此，不应将实施例理解为限制于本文中所说明的特定区域形状，但包含由于(例如)制造造成的形状偏差。例如，说明或描述为扁平的区域可通常具有粗糙和/或非线性特征。此外，所说明的锐角通常可变圆。因此，图中所说明的区域本质上为示意性的，且其形状并不旨在说明区域的精确形状，并且不旨在限制本发明的范围。
[0021]在下文中，将参照图式描述实施例。在以下描述中，具有相同功能及配置的元件可由相同参考数字指示。
[0022](实施例)
[0023][I]半导体装置的配置
[0024]参考图1及图2，将描述根据实施例的半导体装置的配置。
[0025]如图式中所示，半导体装置I包含衬底10、半导体封装20、各向异性导电薄片30及构件40。
[0026]衬底10为其中电路布线形成于绝缘衬底上的布线板且是(例如)印刷线路板。衬底10具有第一表面和第二表面，且多个电极11布置于第一表面上。
[0027]半导体封装20通过围封封装中的半导体芯片制成且为(例如)球栅阵列(BGA)、芯片尺寸封装(CSP)、薄型小型封装(TSOP)等。集成电路形成于半导体芯片中，其结果(例如)是形成NAND型快闪存储器或控制NAND型快闪存储器的存储器控制器。
[0028]半导体封装20具有第一表面和第二表面，且半导体芯片的多个电极21布置在第一表面上。半导体封装20具有(例如)矩形形状。
[0029]各向异性导电薄片30包含在绝缘薄片中的多个金属线31。金属线31在薄片的厚度方向上延伸且布置为实质上与彼此平行。各向异性导电薄片30具有第一表面和第二表面，且在薄片的厚度方向上具有导电性及在平行于其表面的方向上具有绝缘性质。稍后将描述各向异性导电薄片30的细节。
[0030]构件40由(例如)树脂、连接器及其它构件制成。稍后将描述构件40的细节。
[0031]半导体装置I具有以下结构。
[0032]半导体封装20安装至衬底10上。半导体封装20的电极21与衬底10的电极11对置。各向异性导电薄片30布置在衬底10与半导体封装20之间。
[0033]各向异性导电薄片30中的金属线31与衬底10的电极11及半导体封装20的电极21接触并电连接电极11及电极21。
[0034]大量吸盘34布置在各向异性导电薄片30的第一表面和第二表面上。各向异性导电薄片30通过这些吸盘34抽吸至衬底10的第一表面及电极11与半导体封装20的第一表面及电极21。因此，各向异性导电薄片30将半导体封装20固定至衬底10。各向异性导电薄片30的第一表面和第二表面可经配置以具有粘着性质。
[0035 ]半导体封装20的电极21经由各向异性导电薄片30电连接至衬底1的电极11。
[0036]构件40分别提供在半导体封装20的矩形形状的四个拐角(封装拐角)与衬底10之间。因此，构件40还将半导体封装20固定至衬底10。
[0037]下文中，将以各向异性导电薄片30及构件40的次序描述每一配置。
[0038][1-1]各向异性导电薄片30
[0039]参考图3及图4的截面图，将描述包含于半导体装置I中的各向异性导电薄片30的配置。
[0040]各向异性导电薄片30由(例如)绝缘薄片(例如，硅橡胶)形成。布置在薄片中的多个金属线31以相等间隔及高密度布置在X方向及Y方向上，如图3中所示。金属线31的一端及另一端分别从各向异性导电薄片30的第一表面32及第二表面33暴露。
[0041 ] 金属线31的布置间距为(例如)20μπι至80μπι。金属线31的线宽W为(例如)20μπι至30μm。例如，镀金金属、铁、铝、金或类似者用于金属线31。
[0042]金属线31相对于各向异性导电薄片30的厚度方向(Z方向)倾斜。因此，有可能防止金属线31毁坏绝缘材料的任何问题，例如，在各向异性导电薄片30经加压时，金属线31移动以便在一个方向上倾斜且金属线31在未固定方向上倾斜或弯曲。
[0043]多个吸盘34布置在各向异性导电薄片30的第一表面32及第二表面33上，如图4中所示。在图4中省略金属线31。约一万个吸盘34以大约(例如Hcm2布置。吸盘34的直径R为约(例如)50μπι至60μπι。吸盘34的尺寸小于电极11、21的尺寸。此外，吸盘34的布置间距大于金属线31的布置间距。换句话说，金属线31的布置间距小于吸盘34的布置间距。
[0044]各向异性导电薄片30的吸盘34具有经抽吸至衬底10的第一表面及电极11与半导体封装20的第一表面及电极21中的每一者上的功能。具体地，各向异性导电薄片30插入在衬底10与半导体封装20之间，向其施加压力以将吸盘34按压至衬底10及半导体封装20，且空气凭此从吸盘34排出。因此，吸盘34的内侧分别变为实质上真空状态，且各向异性导电薄片30经由真空粘附至衬底10及半导体封装20并与所述衬底及半导体封装紧密接触。
[0045]作为一实例，描述了吸盘34布置在各向异性导电薄片30的第一表面和第二表面上，但吸盘34可布置在各向异性导电薄片30的第一表面和第二表面中的仅一者上。在此情况下，其上未布置吸盘的表面可经配置以具有粘着性质。
[0046][1-2]构件 40
[0047]参考图1及图2，将描述包含于半导体装置I中的构件40的配置。
[0048]树脂(例如，环氧树脂等)用于构件40。一个构件40提供在(例如)半导体封装20的每一拐角上。然而，构件40的数目并不受限于四，且可提供任何数目个(例如，两个或六个)构件。
[0049]参考图5至图7，将描述包含于半导体装置I中的构件的其它配置。
[0050]如图5中所示，针状连接器41可用作构件40。当使用连接器41时，通孔22提供在半导体封装20中且连接部分12提供在衬底10中。连接器41插入在半导体封装20的通孔22中且通过螺纹啮合、压入配合及其它熟知连接方法连接至衬底10的连接部分12。因此，连接器41将半导体封装20固定至衬底10上。
[0051]此外，图6及图7中展示将各向异性导电薄片30机械保持在构件40上的方法。在此方法中，可使用金属丝、销钉或U形钉42或类似者。当使用U形钉42时，各向异性导电薄片30经形成为在平面图中大于半导体封装20。1]形钉42附接至各向异性导电薄片30的四个拐角及衬底10。因此，U形钉42将各向异性导电薄片30固定至衬底10上。
[0052][2]半导体装置的其它配置
[0053]参考图8，将描述根据实施例的半导体装置的其它配置实例。通过使用能够进行双侦按装的衬底10A，有可能将半导体封装20A及20B分别安装至衬底1A的两个表面。
[0054]半导体装置2包含衬底10A、两个半导体封装20A及20B、两个各向异性导电薄片30A及30B，以及构件40A及40B。
[0055]衬底1A为绝缘衬底上的其上形成电路布线的布线板且是(例如)双侧印刷线路板或类似者。在必要时，将多层布线板用于衬底10A。衬底1A具有第一表面和第二表面。多个电极IlA及12A布置在衬底1A的第一表面上。多个电极IlB及12B布置在衬底1B的第二表面上。布线13A及13B布置在衬底1A中的布线层上。此外，电连接电极IIA及电极IIB的通孔14等形成于衬底1A中。
[0056]半导体封装20A具有第一表面和第二表面，且经封装半导体芯片的多个电极21A布置在第一表面上。半导体封装20B具有第一表面和第二表面，且经封装半导体芯片的多个电极21B布置在第一表面上。例如，半导体封装20A包含NAND型快闪存储器，且半导体封装20B包含控制NAND型快闪存储器的存储器控制器。半导体封装20A及20B的其它配置与上文所描述的半导体封装20的配置相同。
[0057]各向异性导电薄片30A及30B与构件40A及40B的配置分别与上文所描述的各向异性导电薄片30及构件40的配置相同。
[0058]半导体装置2具有如下结构。
[0059]半导体封装20A安装至衬底1A的第一表面。半导体封装20A的电极21A与衬底1A的电极11A对置。各向异性导电薄片30A布置在衬底1A与半导体封装20A之间。
[0060]半导体封装20B安装至衬底1A的第二表面上。半导体封装20B的电极21B与衬底1A的电极IlB对置。各向异性导电薄片30B布置在衬底1A与半导体封装20B之间。
[0061 ] 吸盘34布置在各向异性导电薄片30A的第一表面和第二表面上。使用这些吸盘34，各向异性导电薄片30A经分别抽吸至衬底1A的第一表面及电极IIA与半导体封装20A的第一表面及电极21A上。因此，各向异性导电薄片30A将半导体封装20A固定至衬底1A上。
[0062]以相同方式，吸盘布置在各向异性导电薄片30B的第一表面和第二表面上。使用这些吸盘，各向异性导电薄片30B经分别抽吸至衬底1A的第二表面及电极IIB与半导体封装20B的第一表面及电极21B上。因此，各向异性导电薄片30B将半导体封装20B固定至衬底1A上。各向异性导电薄片30A及30B的第一表面和第二表面可经配置以具有粘着性质。
[0063]半导体封装20A的电极21A经由各向异性导电薄片30A电连接至衬底1A的电极11A。半导体封装20B的电极21B经由各向异性导电薄片30B电连接至衬底1A的电极11B。
[0064]衬底1A的第一表面上的电极12A经由布线13A及通孔14A电连接至电极11A。衬底1A的第二表面上的电极12B经由布线13B及通孔14B电连接至电极11B。电极12A及12B结合(例如)外部电路使用。
[0065]另外，形成于衬底1A中的通孔14电连接于电极IIA与电极IIB之间。因此，可达成半导体封装20A的电极21A与半导体封装20B的电极2IB之间的电连接。
[0066]此外，构件40A分别提供在半导体封装20A的矩形形状的四个拐角与衬底1A之间。因此，构件40A将半导体封装20A固定至衬底1A上。
[0067]以相同方式，构件40B分别提供在半导体封装20B的矩形形状的四个拐角与电极1A之间。因此，构件40B将半导体封装20B固定至衬底1A上。
[0068][3]实施例的效果
[0069]使用根据实施例的半导体装置I及2，有可能改进半导体封装至衬底上的安装可靠性。
[0070]将描述比较实例以便促进对效果的理解。
[0071]例如，作为电连接半导体封装及衬底的各向异性导电构件，各向异性导电膜(ACF)、各向异性导电膏(ACP)、各向异性导电橡胶等是已知的。
[0072]然而，各向异性导电膜及各向异性导电膏具有产生于相邻电极与其电极之间的洩漏的问题，且拆卸由于强粘着力(粘着剂力)而是困难的。各向异性导电橡胶并不具有粘着力且需要机械加压。在通过一般焊球的安装中，热应力由以回焊方式焊接而引起且拆卸是困难的。
[0073]相比之下，实施例的半导体装置I及2具有提供在各向异性导电薄片的第一表面和第二表面中的多个吸盘。各向异性导电薄片使用吸盘经抽吸至半导体封装及衬底上且将半导体封装固定至衬底中。因此，由于各向异性导电薄片自身与半导体封装及衬底紧密接触，所以不需要从外部加压。
[0074]此外，金属线布置在各向异性导电薄片中，且金属线的一端从薄片的表面(第一表面和第二表面)突出。各向异性导电薄片中的金属线电连接至半导体封装的电极与衬底的电极之间。由于金属线以相等间隔布置在绝缘薄片中，有可能保持相邻金属线之间(电极之间)的绝缘。
[0075]另外，有可能通过提供在半导体封装的四个拐角与衬底之间的构件而增加半导体封装与衬底之间的连接强度及连接稳定性。此外，各向异性导电薄片具有在第一表面和第二表面中的粘着力，以使得有可能改进半导体封装及衬底与各向异性导电薄片之间的粘着力。
[0076]另外，构件40、40A及40B、连接器41及U形钉42具有作为抵抗来自外部的压力或冲击的缓冲材料的功能。换句话说，当接收来自外部的压力或冲击时，构件接收电力，借此松弛待由各向异性导电薄片接收的电力。此外，由于各向异性导电薄片与衬底及半导体封装呈表面接触，所以各向异性导电薄片还充当抵抗来自外部的压力或冲击的缓冲材料。换句话说，各向异性导电薄片还充当底部填充胶，以使得各向异性导电薄片成为外部冲击或热应力的缓冲材料并起改进安装可靠性的作用。
[0077]由于各向异性导电薄片通过吸盘抽吸(或当具有粘着力进一步粘着)，有可能在不进行加热或类似者的情况下通过从衬底移除半导体封装来修复半导体装置。
[0078]使用以上配置，在半导体封装至衬底上的安装中，有可能改进包含电极之间的电连接的安装可靠性及保持衬底与半导体封装之间的连接强度。
[0079]在根据实施例的半导体装置2中，有可能使用各向异性导电薄片将多个半导体封装安装至衬底的两个表面(第一表面和第二表面)上。由于多个半导体封装经安装至衬底的两个表面上，有可能减少安装面积。
[0080]此外，与在将多个半导体封装安装于衬底的一个表面上时相比，有可能减少半导体封装之间的布线电阻。此外，有可能通过将多个半导体封装同时安装至衬底的两个表面来减少制造程序。
[0081]在半导体装置2中，作为实例，描述了一个半导体封装分别安装至衬底的第一表面和第二表面上，但本发明不限于此，且多个半导体封装分别安装至第一表面或第二表面上。
[0082]另外，可用通过焊料安装替换通过实施例中所使用的各向异性导电薄片的安装。
[0083]虽然已描述某些实施例，但这些实施例仅借助于实例呈现，且并不旨在限制本发明的范围。实际上，可以多种其它形式来体现本文所描述的新颖实施例;此外，可在不偏离脱离本发明的精神的情况下进行呈本文所描述的实施例的形式的各种省略、取代及变化。随附权利要求书及其等效物旨在涵盖将落入本发明范围及精神内的所述形式或修改。
【主权项】
1.一种半导体装置，其特征在于包括: 衬底； 包含半导体芯片的半导体封装;及 在所述衬底与所述半导体封装之间的连接器，所述连接器具有相对的第一及第二平面表面，所述第一平面表面与所述衬底接触且所述第二平面表面与所述半导体封装接触， 所述连接器还包含多个电线，其在所述第一平面表面与所述第二平面表面之间延伸以将所述衬底的电极电连接至所述半导体封装的电极。2.根据权利要求1所述的半导体装置，其特征在于:所述连接器具有沿所述第一平面表面及所述第二平面表面的凹部，沿所述第一平面表面的所述凹部导致所述衬底及所述连接器通过吸力粘附至彼此，且沿所述第二平面表面的所述凹部导致所述半导体封装及所述连接器通过吸力粘附至彼此。3.根据权利要求2所述的半导体装置，其特征在于:所述电线沿着相对于所述连接器的厚度方向倾斜的方向相对于另一电线平行延伸。4.根据权利要求3所述的半导体装置，其特征在于:所述电线以第一间距布置，且所述凹部以大于第一间距的第二间距布置。5.根据权利要求1所述的半导体装置，其特征在于: 所述连接器的所述第一平面表面的面积小于面向所述连接器的所述衬底的平面表面的表面积，及 所述连接器的所述第二平面表面的面积小于面向所述连接器的所述半导体封装的平面表面的表面积。6.根据权利要求5所述的半导体装置，其特征在于进一步包括: 额外连接器，其布置在所述衬底与所述半导体封装之间，以使得所述连接器在所述额外连接器中的两者之间。7.根据权利要求6所述的半导体装置，其特征在于:所述额外连接器是树脂球。8.根据权利要求6所述的半导体装置，其特征在于:所述额外连接器是针状连接器。9.根据权利要求1所述的半导体装置，其特征在于: 所述连接器的所述第一平面表面的面积小于面向所述连接器的所述衬底的平面表面的表面积，及 所述连接器的所述第二平面表面的面积大于面向所述连接器的所述半导体封装的平面表面的表面积。10.根据权利要求9所述的半导体装置，其特征在于进一步包括: 与所述衬底相抵地保持所述连接器的第一及第二部分的U形钉或金属丝。11.根据权利要求1所述的半导体装置，其特征在于:所述连接器是各向异性导电薄片。12.一种半导体装置，其特征在于包括: 第一半导体封装； 第二半导体封装； 在所述第一半导体封装与所述第二半导体封装之间的衬底； 在所述衬底的第一表面与所述第一半导体衬底之间的第一薄片;及 在所述衬底的与所述第一表面相对的第二表面与所述第二半导体封装之间的第二薄片，其中 所述第一薄片及所述第二薄片中的每一者具有沿其平面表面的凹部，所述凹部导致所述衬底与所述第一薄片、所述衬底与所述第二薄片、所述第一薄片与所述第一半导体封装，以及所述第二薄片与所述第二半导体封装通过吸力粘附至彼此。13.根据权利要求12所述的半导体装置，其特征在于: 所述第一薄片具有电连接所述衬底的电极与所述第一半导体封装的电极的多个电线，及 所述第二薄片具有电连接所述衬底的电极与所述第二半导体封装的电极的多个电线。14.根据权利要求13所述的半导体装置，其特征在于: 所述电线以第一间距提供在所述第一薄片及所述第二薄片中，且所述凹部以第二间距提供在所述第一薄片及所述第二薄片中，及其中所述第一间距小于所述第二间距。15.根据权利要求13所述的半导体装置，其特征在于: 所述第一薄片及所述第二薄片由具有粘着性质的材料形成。16.根据权利要求13所述的半导体装置，其特征在于进一步包括: 在所述衬底与所述第一半导体封装之间的第一连接器;及 在所述衬底与所述第二半导体封装之间的第二连接器，其中 所述第一薄片在所述第一连接器中的两者之间且所述第二薄片在所述第二连接器中的两者之间。17.根据权利要求13所述的半导体装置，其特征在于: 所述衬底从所述第一半导体封装及所述第二半导体封装向外延伸，且具有在所述第一半导体封装及所述第二半导体封装的向外延伸部分的表面上的外电极以便与外部电路连接。18.根据权利要求17所述的半导体装置，其特征在于:所述衬底进一步包含在其面向所述第一薄片的第一表面上及在其面向所述第二薄片的第二表面上的内电极，所述外电极电连接至一些所述内电极。19.根据权利要求18所述的半导体装置，其特征在于:所述第一表面上的一些所述内电极电连接至所述第二表面上的一些所述内电极。20.根据权利要求12所述的半导体装置，其特征在于: 所述第一半导体封装包含NAND型快闪存储器，且所述第二半导体封装包含控制所述NAND型快闪存储器的控制器。
【文档编号】H01L21/60GK105977171SQ201610127707
【公开日】2016年9月28日
【申请日】2016年3月7日
【发明人】五十岚敏
【申请人】株式会社东芝