半导体器件的形成方法
【专利摘要】一种半导体器件的形成方法，包括：提供半导体衬底，衬底包括PMOS晶体管区域；在衬底的PMOS晶体管区域上形成栅极、硬掩模；在栅极、以及硬掩模的表面形成第一侧墙材料层，栅极表面的第一侧墙材料层厚度大于硬掩模表面的第一侧墙材料层；去除硬掩模表面的第一侧墙材料层、以及栅极侧壁上部分厚度的第一侧墙材料层，残留的第一侧墙材料层构成第一侧墙；进行湿式化学清洗；在硬掩模和第一侧墙的周围形成第二侧墙；在PMOS晶体管区域中对应源漏极的位置形成凹槽、以及位于凹槽内的锗硅层；至少去除部分厚度的硬掩模。本发明的技术方案解决了利用现有方法形成的半导体器件的电性能合格测试的结果不满足要求的问题。
【专利说明】
半导体器件的形成方法
技术领域
[0001]本发明涉及半导体技术领域，特别是涉及一种半导体器件的形成方法。【背景技术】
[0002]如何最大限度提高晶体管的性能是半导体技术领域矢志不渝的目标，由于应力可以改变硅材料的能隙和载流子(NM0S晶体管中的电子，PM0S晶体管中的空穴)迀移率，因此通过将应力施加在晶体管的沟道区域以提高晶体管的性能成为越来越常用的手段。[〇〇〇3]对于PM0S晶体管而言，可以采用嵌入式锗娃技术(Embedded SiGe Technology)在晶体管的沟道区域产生压应力，进而提高载流子迀移率。所谓嵌入式硅锗技术是指在紧邻PM0S晶体管沟道区域的半导体衬底中埋置锗硅材料，借助硅与锗硅(SiGe)之间晶格的不同，对沟道区域产生压应力。
[0004]现有一种包含利用嵌入式锗硅技术形成的PM0S晶体管的半导体器件的形成方法包括:
[0005]如图1所示，提供半导体衬底1，半导体衬底1包括NM0S晶体管区域1、PM0S晶体管区域II，半导体衬底1的NM0S晶体管区域1、PM0S晶体管区域II上均形成有栅极2、以及位于栅极2上的硬掩模3,栅极2和硬掩模3的周围形成有第一侧墙4、以及位于第一侧墙 4侧壁上的第二侧墙5。半导体衬底1的PM0S晶体管区域II中对应源漏极的位置形成有沟槽6,沟槽6内填充有锗硅层7。
[0006]结合图1至图2所示，去除NM0S晶体管区域I和PM0S晶体管区域II的硬掩模3。
[0007]结合图2至图3所示，去除NM0S晶体管区域I和PM0S晶体管区域II的第一侧墙4 中覆盖在硬掩模3侧壁上的部分，然后，对半导体器件进行湿式化学清洗，以去除半导体器件表面的颗粒、以及有机物。
[0008]但是，对利用上述方法形成的半导体器件进行电学测试发现，其电性能合格测试的结果不满足要求，所述电性能合格测试包括漏电流、栅极开启电压、源极和漏极之间的电流、电阻等等。
【发明内容】
[0009]本发明要解决的问题是:利用现有方法形成的半导体器件的电性能合格测试的结果不满足要求，所述半导体器件包括利用嵌入式锗硅技术形成的PM0S晶体管。
[0010]为解决上述问题，本发明提供了一种半导体器件的形成方法，包括:
[0011]提供半导体衬底，所述半导体衬底包括PM0S晶体管区域；
[0012]在所述半导体衬底的PM0S晶体管区域上形成栅极、以及位于所述栅极上的硬掩模；
[0013]在栅极侧壁、以及硬掩模侧壁和上表面形成第一侧墙材料层，所述栅极侧壁的第一侧墙材料层厚度大于硬掩模表面的第一侧墙材料层厚度；
[0014]去除硬掩模侧壁和上表面的第一侧墙材料层、以及栅极侧壁上部分厚度的第一侧墙材料层，残留在所述栅极侧壁上的第一侧墙材料层构成第一侧墙；
[0015]形成所述第一侧墙之后，进行湿式化学清洗；
[0016]所述湿式化学清洗之后，在所述硬掩模和第一侧墙的周围形成第二侧墙；
[0017]形成所述第二侧墙之后，在所述半导体衬底的PM0S晶体管区域中对应源漏极的位置形成凹槽、以及位于所述凹槽内的锗硅层；
[0018]至少去除部分厚度的所述硬掩模。
[0019]可选地，所述湿式化学清洗所采用的清洗液为:氨水、双氧水、以及水的混合溶液。
[0020]可选地，所述清洗液中氨水、双氧水、水的体积比为1:1:200至1:1:5,氨水的体积百分比浓度为27%至31%，双氧水的体积百分比浓度为29%至33%。
[0021]可选地，所述第一侧墙材料层利用热氧化方法形成。
[0022]可选地，所述第一侧墙材料层的材料为氧化硅。
[0023]可选地，去除硬掩模侧壁和上表面的第一侧墙材料层、以及栅极侧壁上部分厚度的第一侧墙材料层的方法为湿法刻蚀。
[0024]可选地，所述湿法刻蚀所采用的刻蚀剂为氢氟酸溶液。
[0025]可选地，所述第二侧墙的形成方法包括:
[0026]在所述半导体衬底的PM0S晶体管区域、第一侧墙、以及硬掩模上形成第二侧墙材料层；
[0027]对所述第二侧墙材料层进行回刻，直至露出所述硬掩模，以形成所述第二侧墙。
[0028]可选地，所述凹槽为sigma形。
[0029]可选地，所述凹槽的形成方法包括:
[0030]以所述硬掩模和第二侧墙为掩模，对所述半导体衬底的PM0S晶体管区域进行干法刻蚀，以在所述半导体衬底内形成沟槽；[0031 ]利用TMAH水溶液对所述沟槽的侧壁进行刻蚀，以形成所述凹槽。
[0032]可选地，所述锗硅层的形成方法为外延生长工艺。
[0033]可选地，所述硬掩模包括第一硬掩模、以及位于第一硬掩模上方的第二硬掩模。
[0034]可选地，所述第二侧墙包括第一子侧墙、以及覆盖在第一子侧墙侧壁上的第二子侧墙。
[0035]可选地，所述第二硬掩模、第二子侧墙的材料相同。
[0036]可选地，所述第一硬掩模的材料为氧化硅，所述第二硬掩模的材料为氮化硅。
[0037]可选地，所述第一子侧墙的材料为氧化硅，所述第二子侧墙的材料为氮化硅。
[0038]可选地，所述半导体衬底还包括NM0S晶体管区域；
[0039]在所述半导体衬底的PM0S晶体管区域上形成栅极、以及位于所述栅极上的硬掩模的同时，在所述半导体衬底的NM0S晶体管区域上形成栅极、以及位于栅极上的硬掩模；
[0040]在所述半导体衬底的PM0S晶体管区域上形成所述第一侧墙的同时，在所述半导体衬底NM0S晶体管区域的栅极侧壁上形成第一侧墙；
[0041]所述形成方法还包括:形成所述凹槽、以及锗硅层之后，在所述NM0S晶体管区域上的硬掩模和第一侧墙的周围形成第二侧墙。
[0042]与现有技术相比，本发明的技术方案具有以下优点:
[0043]在栅极侧壁、以及硬掩模侧壁和上表面形成第一侧墙材料层之后，去除硬掩模侧壁和上表面的第一侧墙材料层、以及栅极侧壁上部分厚度的第一侧墙材料层，残留在栅极侧壁上的第一侧墙材料层构成第一侧墙，然后，进行湿式化学清洗。进行湿式化学清洗之后，在半导体衬底的PMOS晶体管区域中对应源漏极的位置形成凹槽、以及位于凹槽内的锗硅层。进行湿式化学清洗的过程中，由于锗硅层还未形成，故锗硅层不会被腐蚀，锗硅层表面不会形成凹坑，因此能够使半导体器件的电性能合格测试的结果满足要求。【附图说明】
[0044]图1至图3是现有一种半导体器件在不同制作阶段的剖面示意图；
[0045]图4至图15是本发明的一个实施例中半导体器件在不同制作阶段的剖面示意图。【具体实施方式】
[0046]如前所述，利用现有方法形成的半导体器件的电性能合格测试的结果不满足要求，所述半导体器件包括利用嵌入式锗硅技术形成的PM0S晶体管。
[0047]经研究发现，造成上述问题的原因在于:如图3所示，在进行所述湿式化学清洗时，清洗液会腐蚀锗硅层7,造成锗硅层7表面形成凹坑8,进而导致半导体器件的电性能合格测试的结果不满足要求。
[0048]为解决上述问题，本发明提供了一种改进的半导体器件的形成方法，该方法在半导体衬底的PM0S晶体管区域中对应源漏极的位置形成凹槽、以及位于凹槽内的锗硅层之前，执行以下步骤:在栅极侧壁、以及硬掩模侧壁和上表面形成第一侧墙材料层之后，去除硬掩模侧壁和上表面的第一侧墙材料层、以及栅极侧壁上部分厚度的第一侧墙材料层，残留在栅极侧壁上的第一侧墙材料层构成第一侧墙，然后，进行湿式化学清洗。在进行湿式化学清洗的过程中，由于锗硅层还未形成，故锗硅层不会被腐蚀，锗硅层表面不会形成凹坑， 因此能够使半导体器件的电性能合格测试的结果满足要求。
[0049]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0050]如图4所示，提供半导体衬底10，半导体衬底10包括NM0S晶体管区域1、PM0S晶体管区域II。
[0051]在本实施例中，半导体衬底10为单晶硅衬底。在其他实施例中，半导体衬底10也可以为其他合适的衬底材料。
[0052]半导体衬底10包括至少一个NM0S晶体管区域1、以及至少一个PM0S晶体管区域II，为了减小图幅，附图的半导体衬底10中仅以包括一个NM0S晶体管区域1、以及一个 PM0S晶体管区域II为例。
[0053]继续参照图4所示，在半导体衬底10的NM0S晶体管区域1、PM0S晶体管区域II 上同时形成栅极11、以及位于栅极11上的硬掩模14。
[0054]在本实施例中，栅极11、以及位于栅极11上的硬掩模14的形成方法包括:在半导体衬底10的NM0S晶体管区域I和PM0S晶体管区域II上形成栅极材料层、以及位于所述栅极材料层上的硬掩模材料层；在所述硬掩模材料层上形成图形化光刻胶层，所述图形化光刻胶层具有开口，所述开口的位置与栅极11的位置不对应；以所述图形化光刻胶层为掩模对所述硬掩模材料层进行刻蚀，以形成硬掩模14 ;去除所述图形化光刻胶层之后，以硬掩模14为掩模对所述栅极材料层进行刻蚀，以形成栅极11。
[0055] 在本实施例中，栅极11的材料为多晶硅，硬掩模14包括第一硬掩模12、以及位于第一硬掩模12上的第二硬掩模13。其中，第一硬掩模12的材料为氧化硅，第二硬掩模13 的材料为氮化硅。在其他实施例中，硬掩模14也可以为单层结构、三层或以上的叠层结构， 硬掩模14中的各层也可以利用其他适于用作硬掩模的材料制成。
[0056]如图5所示，在NM0S晶体管区域1、PM0S晶体管区域II上的栅极11侧壁、以及硬掩模14侧壁和上表面均形成第一侧墙材料层20,栅极11侧壁的第一侧墙材料层20厚度大于硬掩模14表面的第一侧墙材料层20厚度。
[0057] 在本实施例中，第一侧墙材料层20利用热氧化方法形成，第一侧墙材料层20的材料为氧化硅。经热氧化之后，半导体衬底10、栅极11、以及硬掩模14表面的硅被氧化为氧化硅。由于栅极11中的硅含量大于硬掩模14中的硅含量，故经热氧化之后栅极11侧壁的第一侧墙材料层20厚度大于硬掩模14表面的第一侧墙材料层20厚度。
[0058] 第一侧墙材料层20利用热氧化方法形成时，其材料不应仅局限于氧化硅，也可以为其他含氧材料。
[0059]结合图5至图6所示，在去除半导体衬底10上表面、硬掩模14侧壁、硬掩模14上表面的第一侧墙材料层20的同时，去除栅极11侧壁上部分厚度的第一侧墙材料层20,残留在栅极11侧壁上的第一侧墙材料层20构成第一侧墙21。
[0060] 在对第一侧墙材料层20进行刻蚀的过程中，半导体衬底10表面的第一侧墙材料层20、栅极11侧壁的第一侧墙材料层20、硬掩模14侧壁和上表面的第一侧墙材料层20均会被刻蚀，由于硬掩模14上表面以及侧壁上的第一侧墙材料层20厚度小于栅极11侧壁的第一侧墙材料层20厚度，故当硬掩模14上表面以及侧壁上的第一侧墙材料层20被刻蚀完时，栅极11侧壁上的第一侧墙材料层20会残留有部分厚度从而构成第一侧墙21。
[0061]需说明的是，在本发明的技术方案中，在去除栅极11侧壁上部分厚度的第一侧墙材料层20以形成第一侧墙21的步骤中，对栅极11侧壁上的第一侧墙材料层20的刻蚀厚度并没有具体要求。当硬掩模14侧壁和上表面的第一侧墙材料层20被刻蚀完时，对栅极 11侧壁上的第一侧墙材料层20的刻蚀停止，使得栅极11侧壁上的第一侧墙材料层20能有剩余以构成第一侧墙21。
[0062]在本实施例中，去除部分第一侧墙材料层20的方法为湿法刻蚀，所述湿法刻蚀所采用的刻蚀剂为氢氟酸溶液。
[0063]继续参照图6所示，形成第一侧墙21之后，进行湿式化学清洗。
[0064] 所述湿式化学清洗的作用是去除半导体器件表面的污染物，避免半导体衬底表面的污染物对后续工艺造成不良影响。所述污染物包括颗粒、以及有机物。
[0065] 在本实施例中，所述湿式化学清洗所采用的清洗液为:氨水、双氧水、和水的混合溶液，该清洗液呈碱性。在双氧水的强氧化和氨水的溶解作用下，半导体衬底表面的污染物中的有机物变成水溶性化合物而落入清洗液中。半导体衬底表面的氧化膜和硅被氨水腐蚀，因此，附着在硅片表面的颗粒会随着腐蚀层落入清洗液中。
[0066] 在具体实施例中，所述湿式化学清洗的工艺参数包括:清洗液中氨水、双氧水、水的体积之比为1:1:200至1:1:5(即氨水的体积:双氧水的体积:水的体积=1:1:200至 1:1:5)，其中，氨水的体积百分比浓度为27%至31%，双氧水的体积百分比浓度为29%至33%，清洗液的温度为20°C至60°C，清洗时间为10s至5min。
[0067]如图7所示，在半导体衬底10的NM0S晶体管区域1、和PM0S晶体管区域II的第一侧墙21和硬掩模14的侧壁上形成第三侧墙22。
[0068]在本实施例中，第三侧墙22的形成方法包括:在半导体衬底10、第一侧墙21、以及硬掩模14的表面形成第三侧墙材料层；对所述第三侧墙材料层进行回刻，直至硬掩模14露出。回刻之后，残留在第一侧墙21和硬掩模14侧壁上的第三侧墙材料层构成第三侧墙22。
[0069]在本实施例中，第三侧墙22的材料为氮化硅。在其他实施例中，第三侧墙22也可以利用其他材料制成，如氮氧化硅。
[0070]第三侧墙22形成之后，可以以栅极11、硬掩模14、第一侧墙21、以及第三侧墙22 为掩模对半导体衬底10进行离子注入，以在半导体衬底10内形成LDD结构(未图示)。
[0071]如图8至图9所示，形成第二侧墙层29、以及第二侧墙28,第二侧墙层29覆盖在半导体衬底10的NM0S晶体管区域1、以及NM0S晶体管区域I的硬掩模14和第三侧墙22 上，第二侧墙28覆盖在PM0S晶体管区域II的第三侧墙22的侧壁上。
[0072]在本实施例中，第二侧墙层29、以及PM0S晶体管区域II的第二侧墙28的形成方法包括:如图8所示，在半导体衬底10的NM0S晶体管区域1、PM0S晶体管区域I1、第三侧墙 22、以及硬掩模14上形成第二侧墙材料层25 ;在第二侧墙材料层25上形成第一图形化光刻胶层30,第一图形化光刻胶层30具有位置与半导体衬底10的PM0S晶体管区域II对应的第一开口 31，半导体衬底10的PM0S晶体管区域II暴露在第一图形化光刻胶层30的第一开口 31中；结合图8至图9所示，沿着第一开口 31对第二侧墙材料层25进行回刻，直至露出 PM0S晶体管区域II的硬掩模14,刻蚀之后，半导体衬底10的PM0S晶体管区域I1、以及硬掩模14上的第二侧墙材料层25被去除，残留在PM0S晶体管区域II的第三侧墙22侧壁上的第二侧墙材料层25构成第二侧墙28。
[0073]在本实施例中，如图8所示，第二侧墙材料层25包括第一子侧墙材料层23、以及位于第一子侧墙材料层23上的第二子侧墙材料层24。如图9所示，第二侧墙28包括第一子侧墙26、以及覆盖在第一子侧墙26侧壁上的第二子侧墙27。其中，第一子侧墙26的材料为氧化硅，第二子侧墙27与硬掩模14中的第二硬掩模13的材料相同，均为氮化硅。
[0074]在本实施例的变换例中，第二侧墙28也可以仅由单层侧墙构成，第二侧墙层29也可以为单层结构。
[0075]如图9至图11所示，在半导体衬底10的PM0S晶体管区域II中对应源漏极的位置形成凹槽32、以及位于凹槽32内的锗硅层33。
[0076]在本实施例中，凹槽32为sigma形，其形成方法包括:结合图9至图10所示，以第一图形化光刻胶层30、PM0S晶体管区域II的硬掩模14和第二侧墙28为掩模，对半导体衬底10的PM0S晶体管区域II进行干法刻蚀，以在半导体衬底10内形成沟槽36,沟槽36大致呈碗状，在该干法刻蚀过程中，第一图形化光刻胶层30能够保护NM0S晶体管区域I的第二侧墙层29不受等离子体的轰击，PM0S晶体管区域II的硬掩模14能够保护下方的栅极11 不受等离子体的轰击；结合图10至图11所示，形成沟槽36之后，去除第一图形化光刻胶层 30,接着利用TMAH(Tetramethyl Ammonium Hydroxied，四甲基氢氧化氨)水溶液对沟槽36 的侧壁进行刻蚀，以形成sigma形凹槽32。
[0077]TMAH溶液具有较高的腐蚀速率、无毒无污染、便于操作，且TMAH的晶向选择性好，其在晶向〈1〇〇>及〈11〇>方向上的腐蚀速度较快，而在其它晶向方向，如晶向〈111>上的腐蚀速率很缓慢，因此，可利用TMAH水溶液在半导体衬底10不同晶向上具有不同刻蚀速率的特性，继续蚀刻沟槽36以形成sigma形凹槽32。
[0078]在本实施例的变换例中，凹槽32也可以呈其他形状，如方形、U型等。当凹槽32呈 sigma形时，能够缩小PM0S晶体管源漏之间的距离使施加在晶体管沟道区域的应力有效增加，进而提尚了 PM0S晶体管的性能。
[0079]如图12所示，在本实施例中，形成凹槽32之后，利用外延生长工艺在凹槽32内形成锗硅层33。由于锗硅层33与半导体衬底10中的硅之间的晶格不同，故能够对沟道区域产生压应力，从而提高载流子的迀移率。
[0080]如图13至图14所示，对第二侧墙层29进行回刻刻蚀，直至露出NM0S晶体管区域 I的硬掩模14,以在NM0S晶体管区域I的第三侧墙22侧壁上形成第二侧墙28。[0081 ]在本实施例中，NM0S晶体管区域I的第二侧墙28的形成方法包括:如图13所示，形成第二图形化光刻胶层34,第二图形化光刻胶层34具有位置与半导体衬底10的NM0S晶体管区域I对应的第二开口 35 ;结合图13至图14所示，沿着第二开口 35对第二侧墙层29 进行回刻，直至露出NM0S晶体管区域I的硬掩模14,刻蚀之后，半导体衬底10的NM0S晶体管区域1、以及硬掩模14上的第二侧墙层29被去除，残留在NM0S晶体管区域I的第三侧墙22侧壁上的第二侧墙层29构成第二侧墙28 ;在NM0S晶体管区域I形成第二侧墙28之后，去除第二图形化光刻胶层34。
[0082]结合图14至图15所示，去除部分厚度的硬掩模14。
[0083]在本实施例中，去除硬掩模14中的第二硬掩模13, S卩，硬掩模14的去除厚度等于第二硬掩模13的厚度。由于第二硬掩模13与第二侧墙28中的第二子侧墙27的材料相同， 均为氮化硅，故在去除第二硬掩模13的同时，第二侧墙28中的第二子侧墙27也会被去除， 使得第二侧墙28仅剩下第一子侧墙26。在去除第二硬掩模13和第二子侧墙27的过程中， 硬掩模14中的第一硬掩模12能够保护下方的栅极11不被刻蚀。
[0084]在本实施例中，第二硬掩模13和第二子侧墙27的去除方法为湿法刻蚀。
[0085]第二侧墙28中的第二子侧墙27被去除之后，半导体衬底10上相邻的PM0S晶体管和NM0S晶体管之间的间隔、比第二子侧墙27被去除之前大。
[0086]第二硬掩模13和第二子侧墙27被去除之后，会在半导体衬底10上形成层间介质层，所述层间介质层覆盖在NM0S晶体管区域1、PM0S晶体管区域II的第一子侧墙26和第一硬掩模12上。由于第二侧墙28中的第二子侧墙27被去除之后，半导体衬底10上相邻的PM0S晶体管和NM0S晶体管之间的间隔、比第二子侧墙27被去除之前大，故第二子侧墙 27被去除之后能够减小PM0S晶体管与相邻的NM0S晶体管之间的间隔的深宽比，使所述层间介质层具有更佳的填充效果。形成所述层间介质层之后，对所述层间介质层进行化学机械研磨，直至露出栅极11。在化学机械研磨的过程中，第一硬掩模12会被去除。
[0087]在本实施例的变换例中，也可以一次性去除整个硬掩模14。
[0088]如前所述，在本实施例的变换例中，硬掩模14也可以为三层或以上的叠层结构， 在这种情况下，去除部分厚度的硬掩模14是指去除其中的一层或多层掩模。
[0089]需说明的是，在本实施例中，虽然半导体衬底上除了形成有PM0S晶体管之外，还形成有NM0S晶体管，但这不应成为对本发明的限制。在其他实施例中，半导体衬底上也可以形成有PMOS晶体管、但未形成NMOS晶体管。在这种情况下，需对本实施例的半导体器件的形成方法作出相适应的调整。
[0090]根据前面所述可知，在现有技术中，参考图1至图3所示，在去除硬掩模3之前，半导体衬底1的PM0S晶体管区域II中对应源漏极的位置已经形成有沟槽6、以及填充在沟槽 6内的锗硅层7。因此，在去除第一侧墙4中覆盖在硬掩模3侧壁上的部分之后的湿式化学清洗步骤中，清洗液会腐蚀锗硅层7,造成锗硅层7表面形成凹坑8,进而导致半导体器件的电性能合格测试的结果不满足要求。
[0091]而在本发明的技术方案中，在半导体衬底的PM0S晶体管区域中对应源漏极的位置形成凹槽、以及位于凹槽内的锗硅层之前，执行以下步骤:在半导体衬底、栅极、以及硬掩模的表面形成第一侧墙材料层之后，去除半导体衬底上表面、硬掩模侧壁、硬掩模上表面的第一侧墙材料层、以及栅极侧壁上部分厚度的第一侧墙材料层，残留在栅极侧壁上的第一侧墙材料层构成第一侧墙，然后，进行湿式化学清洗。在进行湿式化学清洗的过程中，由于锗硅层还未形成，故锗硅层不会被腐蚀，锗硅层表面不会形成凹坑，因此能够使半导体器件的电性能合格测试的结果满足要求。
[0092]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【主权项】
1.一种半导体器件的形成方法，其特征在于，包括:提供半导体衬底，所述半导体衬底包括PMOS晶体管区域；在所述半导体衬底的PMOS晶体管区域上形成栅极、以及位于所述栅极上的硬掩模； 在栅极侧壁、以及硬掩模侧壁和上表面形成第一侧墙材料层，所述栅极侧壁的第一侧 墙材料层厚度大于硬掩模表面的第一侧墙材料层厚度；去除硬掩模侧壁和上表面的第一侧墙材料层、以及栅极侧壁上部分厚度的第一侧墙材 料层，残留在所述栅极侧壁上的第一侧墙材料层构成第一侧墙；形成所述第一侧墙之后，进行湿式化学清洗；所述湿式化学清洗之后，在所述硬掩模和第一侧墙的周围形成第二侧墙；形成所述第二侧墙之后，在所述半导体衬底的PMOS晶体管区域中对应源漏极的位置 形成凹槽、以及位于所述凹槽内的锗硅层；至少去除部分厚度的所述硬掩模。2.如权利要求1所述的形成方法，其特征在于，所述湿式化学清洗所采用的清洗液为: 氨水、双氧水、以及水的混合溶液。3.如权利要求2所述的形成方法，其特征在于，所述清洗液中氨水、双氧水、水的体积 比为1:1:200至1:1:5,氨水的体积百分比浓度为27%至31%，双氧水的体积百分比浓度 为 29%至 33%。4.如权利要求1所述的形成方法，其特征在于，所述第一侧墙材料层利用热氧化方法 形成。5.如权利要求4所述的形成方法，其特征在于，所述第一侧墙材料层的材料为氧化硅。6.如权利要求5所述的形成方法，其特征在于，去除硬掩模侧壁和上表面的第一侧墙 材料层、以及栅极侧壁上部分厚度的第一侧墙材料层的方法为湿法刻蚀。7.如权利要求6所述的形成方法，其特征在于，所述湿法刻蚀所采用的刻蚀剂为氢氟酸溶液。8.如权利要求1所述的形成方法，其特征在于，所述第二侧墙的形成方法包括:在所述半导体衬底的PMOS晶体管区域、第一侧墙、以及硬掩模上形成第二侧墙材料层；对所述第二侧墙材料层进行回刻，直至露出所述硬掩模，以形成所述第二侧墙。9.如权利要求1所述的形成方法，其特征在于，所述凹槽为sigma形。10.如权利要求9所述的形成方法，其特征在于，所述凹槽的形成方法包括:以所述硬掩模和第二侧墙为掩模，对所述半导体衬底的PMOS晶体管区域进行干法刻 蚀，以在所述半导体衬底内形成沟槽；利用TMAH水溶液对所述沟槽的侧壁进行刻蚀，以形成所述凹槽。11.如权利要求1所述的形成方法，其特征在于，所述锗硅层的形成方法为外延生长工〇12.如权利要求1所述的形成方法，其特征在于，所述硬掩模包括第一硬掩模、以及位 于第一硬掩模上方的第二硬掩模。13.如权利要求12所述的形成方法，其特征在于，所述第二侧墙包括第一子侧墙、以及 覆盖在第一子侧墙侧壁上的第二子侧墙。14.如权利要求13所述的形成方法，其特征在于，所述第二硬掩模、第二子侧墙的材料 相同。15.如权利要求12所述的形成方法，其特征在于，所述第一硬掩模的材料为氧化硅，所 述第二硬掩模的材料为氮化硅。16.如权利要求13所述的形成方法，其特征在于，所述第一子侧墙的材料为氧化硅，所 述第二子侧墙的材料为氮化硅。17.如权利要求1至16任一项所述的形成方法，其特征在于，所述半导体衬底还包括 NMOS晶体管区域；在所述半导体衬底的PMOS晶体管区域上形成栅极、以及位于所述栅极上的硬掩模的 同时，在所述半导体衬底的NMOS晶体管区域上形成栅极、以及位于栅极上的硬掩模；在所述半导体衬底的PMOS晶体管区域上形成所述第一侧墙的同时，在所述半导体衬 底NMOS晶体管区域的栅极侧壁上形成第一侧墙；所述形成方法还包括:形成所述凹槽、以及锗硅层之后，在所述NMOS晶体管区域上的 硬掩模和第一侧墙的周围形成第二侧墙。
【文档编号】H01L21/8238GK105990235SQ201510051761
【公开日】2016年10月5日
【申请日】2015年1月30日
【发明人】董飏
【申请人】中芯国际集成电路制造(上海)有限公司