N沟肖特基栅碳化硅静电感应晶闸管及其制造方法
【专利摘要】本发明公开了一种N沟肖特基栅碳化硅静电感应晶闸管及其制造方法，目的在于，降低器件开态电阻、提升功率特性，结构所采用的技术方案为：包括自下而上依次设置的P型欧姆接触电极、P型SiC衬底、N型SiC缓冲层、N型SiC漂移层和N型SiC电流增强层，所述N型SiC电流增强层上刻蚀形成若干个台阶，相邻台阶之间设有沟槽，所述台阶顶部设置有N型SiC欧姆接触层，N型SiC欧姆接触层的上部设置有N型欧姆接触电极，N型欧姆接触电极的形状与N型SiC欧姆接触层相同，所述沟槽内设置有肖特基电极，肖特基电极与台阶侧面和沟槽底部相接触，所述P型欧姆接触电极包括依次沉积的Ni层和Pt层，所述N型欧姆接触电极包括依次沉积的Ni层和Pt层，所述肖特基电极包括依次沉积的Ni层、Cr层和Au层，或者Ti层、Cr层和Au层，或者Pt层、Cr层和Au层。
【专利说明】
N沟肖特基栅碳化硅静电感应晶闸管及其制造方法
技术领域
[0001] 本发明涉及半导体器件以及半导体工艺技术领域，具体涉及一种N沟肖特基栅碳 化硅静电感应晶闸管及其制造方法。
【背景技术】
[0002] 随着科学技术的迅猛发展，对功率半导体器件的性能提出了越来越高的要求。目 前使用的功率器件主要由硅等传统半导体材料制成，由于受材料性能的限制，器件的电学 性能已经难以持续的大幅提高;而且用这些材料制成的器件不能在高温强辐射等恶劣环境 下长期工作，特别是在新能源、汽车电子、航空航天等领域中，传统的硅功率器件已经逐渐 难以胜任。
[0003] 在众多新型半导体材料中，碳化硅(SiC)材料以其良好的物理和电学性能成为制 造新一代半导体功率器件和电路的首选材料。尤其是高温、高压和高频电力电子应用领域， SiC功率器件更具有硅功率器件难以比拟的优势和潜力。
[0004] 近年来，SiC器件的商用化有了很大的进展，包括Cree、英飞凌、罗姆等多家公司可 以提供包括SiC SBD、JFET、M0SFET商用产品，但是SiC功率器件的广泛应用还面临着很多的 挑战。特别是SiC全控型功率器件的发展相对较慢，目前市场上只有少数国外公司可以提供 种类比较单一的SiC全控型功率器件，而且价格高昂，难以广泛应用于民用领域。
[0005] 在众多的SiC功率器件类型中，SiC JFET是电压控制的单极型器件，具有单步制备 工艺相对成熟且不存在M0S界面层质量问题等优点，一直是中等额度电压SiC功率器件的研 究热点，并成为了首款商用的SiC全控型功率器件，但至今未能广泛推广。其中最大的问题 是SiC JFET的正、反向特性都同时敏感的依赖于沟道区域的结构和工艺参数，这给高功率 常关型SiC JFET的结构设计和工艺研制带来了困难，提高了器件制备成本，影响了器件的 应用。
[0006] 为了解决常关型SiC JFET折中开态电阻和关态特性困难的问题，引入电导调制效 应是比较理想的选择，常见的方案有两种：一是将SiC JFET工作于双极模式下（BJFET/ BMFET)，让栅源PN结正偏向沟道内注入的少数载流子以调制开态电阻；二是采用类似于 SITH(静电感应晶闸管）的结构，在漏极引入一个PN结。
[0007] 其中第一种方案虽然不增加工艺难度，但需要栅极由电压驱动转变为电流驱动， 不仅会增大驱动功率、增加驱动电路复杂度；同时由于栅极注入只能调制沟道低掺杂区的 电导率，所以该方案的应用价值有限。
[0008] 而静电感应晶闸管可以看出JFET与PIN的串联，即具有SiC JFET工艺成熟、易驱动 的优点，又具有更强烈的电导调制效应。与BJFET相比，SITH漏端PN结注入的少子可以有效 的调制整个漂移区的电导率，有效降低器件的开态电阻。
【发明内容】
[0009] 为了解决现有技术中的问题，本发明提出一种有利于降低器件开态电阻、提升功 率特性的N沟肖特基栅碳化硅静电感应晶闸管及其制造方法。
[0010]为了实现以上目的，本发明所采用的技术方案为：
[0011] -种N沟肖特基栅碳化硅静电感应晶闸管，包括自下而上依次设置的P型欧姆接触 电极、P型SiC衬底、N型SiC缓冲层、N型SiC漂移层和N型SiC电流增强层，所述N型SiC电流增 强层上刻蚀形成若干个台阶，相邻台阶之间设有沟槽，所述台阶顶部设置有N型SiC欧姆接 触层，N型SiC欧姆接触层的上部设置有N型欧姆接触电极，N型欧姆接触电极的形状与N型 SiC欧姆接触层相同，所述沟槽内设置有肖特基电极，肖特基电极与台阶侧面和沟槽底部相 接触，所述P型欧姆接触电极包括依次沉积的Ni层和Pt层，所述N型欧姆接触电极包括依次 沉积的Ni层和Pt层，所述肖特基电极包括依次沉积的Ni层、Cr层和Au层，或者Ti层、Cr层和 Au层，或者Pt层、Cr层和Au层。
[0012] 所述p型SiC衬底的掺杂浓度1 X 1018~1 X 1019cm-3。
[0013] 所述N型SiC缓冲层的厚度为0.5~2.0μπι，掺杂浓度为1X1016~5X10 17cm-3。
[0014] 所述N型SiC漂移层的厚度为材料中空穴扩散长度的0.4~0.9倍，掺杂浓度Ndrift为 lX1014~8X1015cm-3〇
[0015] 所述N型SiC电流增强层的掺杂浓度Ncsl为1 X 1016~1 X 1017cm-3，N型SiC电流增强 层在沟槽底部的厚度为〇. 5~2μπι。
[0016] 所述台阶高度为1.5~3.5μπι，台阶宽度为
的1.0~2.0倍。
[0017] 所述Ν型欧姆接触层的掺杂浓度1 X 1018~1 X 1019cnf3，厚度为0.2~0.5μπι。
[0018] -种Ν沟肖特基栅碳化硅静电感应晶闸管制造方法，包括以下步骤：
[0019] 步骤一、由S i C基片构成的Ρ型S i C衬底；
[0020] 步骤二、采用化学气相沉积法在P型SiC衬底的上表面上依次外延生长N型SiC缓冲 层、N型SiC漂移层、N型SiC电流增强层和N型SiC欧姆接触层；
[0021] 步骤三、通过SF6气体，采用反应离子干法刻蚀法在N型SiC电流增强层和N型SiC欧 姆接触层上刻蚀出若干个台阶，相邻台阶之间设沟槽；
[0022] 步骤四、在N型SiC欧姆接触层上部依次淀积Ni层和Pt层;在P型SiC衬底下部依次 淀积Ni层和Pt层，并在N2气氛下进行温度为950 °C~1050 °C的热退火，在N型SiC欧姆接触层 的上部形成由Ni层和Pt层构成的N型欧姆接触电极，在P型SiC衬底下部形成由Ni层和Pt层 构成的P型欧姆接触电极；
[0023]步骤五、在沟槽底部和台阶侧面依次淀积Ni层、Cr层和Au层，或者Ti层、Cr层和Au 层，或者Pt层、Cr层和Au层，形成肖特基电极，即得到N沟肖特基栅碳化硅静电感应晶闸管。 [0024] 所述N型SiC欧姆接触层上部的Ni层厚度为200nm~400nm，Pt层的厚度为50nm~ 200nm;P型SiC衬底下部淀积的Ni层厚度为200nm~400nm，Pt层的厚度为50nm~200nm;在沟 槽底部和台阶侧面淀积的Ni层、Ti层或Pt层的厚度为50~200nm，Cr层厚度为50~100nm，Au 层厚度为50~500nm〇
[0025]与现有技术相比，本发明采用P型SiC衬底，通过与N型漂移层形成PN结提供少子注 入以获得电导调制效应，并在P型SiC衬底与N型SiC漂移层之间设置N型SiC缓冲层以避免穿 通，在N型SiC漂移层与N型SiC欧姆接触层之间设置N型SiC电流增强层以降低沟道区的阻 抗，采用肖特基电极替代PN结作为器件的栅极以降低工艺复杂度及栅极开关特性。对于常 规结构的SiC JFET，器件的开态电阻和击穿电压都敏感依赖于沟道区的材料参数，难以折 中。尤其是对于常关型器件，很难同时获得低开态电阻和高击穿电压。本发明通过采用P型 衬底形成的少子注入调制低掺杂的N型漂移层，通过对结构参数的优化设计让电导调制效 应可以覆盖整个漂移区，即少子扩散长度大于漂移区厚度，即可显著削弱漂移区掺杂对开 态电阻的影响。对于这种类型的器件，理论上有N沟（即采用N型的沟道和漂移层)和P沟(P型 的沟道和漂移层)两种技术方案，即分别采用采用空穴和电子作为衬底注入的少子以调制 沟道区的电导率。一般情况下电子的扩散长度要比空穴的扩散长度长，比如SiC中电子的少 子扩散长度Ln为10~25μπι，而空穴的扩散长度Lp为5~12μπι。但对于S i C材料P型杂质的激活 率、离化率和迀移率等参数都显著低于N型杂质，即P型材料的性能显著低于N型材料，这既 不利于工艺的研制也不利于提升器件的关态和开关特性。综上所述，本发明提出的结构能 够有效解决传统SiC JFET存在的问题，同时获得低开态电阻和高击穿电压，提高设计灵活 度，降低工艺难度，新颖合理，实用性强。
[0026]进一步，为了获得高的击穿电压，需要降低漂移区掺杂浓度和增加漂移区的厚度， 但这都会显著增大开态电阻。由于漂移层的厚度由电导调制效应决定，且开态电阻不再受 漂移区掺杂浓度的影响，本发明通过采用低掺杂的漂移区以获得高击穿电压。采用本方案 的设计后，开态电阻和击穿电压分别由两个参数决定，大大增加了设计灵活度。但同时，采 用上述的设计思路后，器件关态时，栅耗尽区很容易延伸到衬底，即发生穿通，这会导致器 件的击穿特性变差。本发明在P型衬底和N型漂移层之间设置N型缓冲层，以避免穿通的发 生，有利于提升击穿电压。
[0027]进一步，由于采用了低掺杂的漂移层，沟道区的阻抗会显著上升，本发明在N型漂 移层与欧姆接触层之间设置N型电流增强层以降低沟道区的阻抗，从而降低漂移层低掺杂 对开态电阻的影响，提升器件性能，提高设计的灵活度。
[0028] 进一步，采用了本发明的结构后，设计和研制开态电阻低的常关型器件更为容易， 设计方法是沟道宽度，即台阶宽度小于等于2倍栅耗尽层厚度，根据器件物理的知识，耗尽
层厚度为 其中VD为势皇高度，对于SiC材料和本结构的特点，约等于 ，
[0029] 本发明的方法制备的N沟肖特基栅碳化硅静电感应晶闸管能够有效解决传统SiC JFET存在的问题，同时获得低开态电阻和高击穿电压，提高设计灵活度，降低工艺难度，新 颖合理，实用性强。
[0030] 进一步，采用肖特基电极替代传统的PN结作为栅极，用一次金属淀积工艺替代栅 区离子注入、杂质激活退火工艺以及金属电极等多步复杂工艺，可以显著降低工艺难度和 复杂度。同时，与离子注入不同，肖特基接触不消耗材料厚度，有利于降低器件的设计难度 和刻蚀工艺难度。同时，与PN结不同，肖特基接触没有扩散电容，有利于提升栅极开关特性。
【附图说明】
[0031]图1为本发明的结构示意图；
[0032]图2为本发明制造方法的流程图；
[0033]图3a为本发明制造方法步骤一完成后的器件结构示意图，图3b为步骤二完成后的 器件结构示意图，图3c为步骤三完成后的器件结构示意图，图3d为步骤四、五、六完成后的 器件结构示意图；
[0034] 其中，1-P型SiC衬底;2-N型SiC缓冲层;3-N型SiC漂移层;4-N型SiC电流增强层;5-N型SiC欧姆接触层;6-N型欧姆接触电极;7-P型欧姆接触电极;8-肖特基电极。
【具体实施方式】
[0035]下面结合具体的实施例和说明书附图对本发明作进一步的解释说明。
[0036]本发明的结构包括由P型SiC衬底1和设置在P型SiC衬底1上部的N型SiC缓冲层2，N 型SiC缓冲层2上设置N型SiC漂移层3，N型SiC漂移层3上设置N型SiC电流增强层4，N型SiC电 流增强层4上设置N型SiC欧姆接触层5，N型电流增强层4和N型SiC欧姆接触层5上刻蚀形成 若干个台阶，相邻台阶之间设有沟槽，在台阶侧面和沟槽底部设置有肖特基电极8,肖特基 电极8覆盖N型SiC电流增强层4与N型欧姆接触电极6不接触，N型SiC欧姆接触层5上部设置 有形状与N型SiC欧姆接触层5形状相同的N型欧姆接触电极6，P型SiC衬底1下部设置有P型 欧姆接触电极7。
[0037] P型SiC衬底1掺杂浓度为1 X 1018~1 X 1019cm-3 ;N型SiC缓冲层2厚度为0.5~2.0μ m，掺杂浓度为1 X 1016~5 X 1017cnf3,厚度与掺杂浓度呈反比例关系;Ν型SiC漂移层3的厚度 为材料中空穴扩散长度的0.4~0.9倍，掺杂浓度Ndrift为1 X 1014~8 X 1015cnf3;台阶高度1.5 ~3.5μπι，台阶宽度为
的1.0~2.0倍，Ν型电流增强层4的掺杂浓度NCSL为IX 1016 ~lX1017cnf3,其下边界延伸到沟槽底部下方0.5~2μπι，即的沟槽底部的N型电流增强层4 厚度为〇. 5~2μπι;Ν型欧姆接触层5掺杂浓度1 X 1018~1 X 1019cm_3，厚度0.2~0.5μπι;肖特基 电极6由下向上由二层金属构成，Ni层、Cr层和Au层，或者Ti层、Cr层和Au层，或者Pt层、Cr层 和Au层，其中Ni、Ti或Pt层厚度为50~200nm，Cr层厚度为50~100nm，Au层厚度为50~ 500nm〇
[0038]本发明制备方法，包括以下步骤：
[0039]步骤一、提供由SiC基片构成的P型衬底1;
[0040]步骤二、采用化学气相沉积法在衬底1的上表面上依次外延生长厚度为0.5~2.0μ m，掺杂浓度为1 Χ1016~5 X1017cnf3的Ν型SiC缓冲层2;厚度为材料中空穴扩散长度的0.4~ 〇. 9倍，掺杂浓度Ndrift为1 X 1014~8 X 1015cnf3的N型SiC漂移层3;掺杂浓度Ncsl为1 X 1016~1 X 1017cnf3的N型SiC电流增强层4;掺杂浓度1 X 1018~1 X 1019cnf3，厚度为0.2~0.5μπι的N型 SiC欧姆接触层5;
[0041 ] 步骤三、通过SF6气体，采用反应离子干法刻蚀法在N型SiC电流增强层4和N型SiC 欧姆接触层5上刻蚀出高度为1.5~3.5μπι，台阶宽度为.
的1.0~2.0倍，间距为2 ~5μηι的若干个台阶，相邻台阶之间设沟槽；
[0042] 步骤四、在N型SiC欧姆接触层5上方依次淀积Ni层和Pt层，Ni层的厚度为200nm~ 400nm，Pt层的厚度为50nm~200nm;
[0043] 步骤五、在P型SiC衬底1下方依次淀积Ni层和Pt层，Ni层的厚度为200nm~400nm， Pt层的厚度为50nm~200nm;
[0044] 步骤六、在N2气氛下进行温度为950 °C~1050 °C的热退火，在N型SiC欧姆接触层5 的上部形成由Ni层和Pt层构成的N型欧姆接触电极6;在P型SiC衬底1下方形成由Ni层和Pt 层构成的P型欧姆接触电极7;
[0045] 步骤七、在沟槽底部和侧面依次淀积Ni金属50~200nm，Cr金属50~100nm，Au金属 50~500nm，形成肖特基电极8,即得到N沟新型栅结构碳化硅静电感应晶闸管。
[0046]静电感应晶闸管，是一种典型的复合型功率半导体器件，从技术上可以理解为单 极型器件(静电感应晶体管，SIT)加上了少子调制效应。从材料角度，其性能由单极型器件 的体材料和少子的性能决定。对于N沟型器件，是N型体材料（电子导电）和P型少子(空穴）； 对于P沟器件，是P型体材料(空穴导电）和N型少子(电子）。
[0047]对于大部分半导体材料，N型材料的性能（包括体材料和少子性能）都优于P型材 料，因此，类似静电感应晶闸管这样的复合型器件，难以同时获得高的体材料和少子性能， 即只能采用N型体材料加 P型少子(N沟)或者P型体材料加 N型少子(P沟）。
[0048]对于半导体材料，N型和P型体材料和少子特性，在数值上往往差了两三倍甚至更 多，而工艺上也有很大的差别。以SiC材料为例，N型和P型材料的掺杂元素、杂质激活温度、 杂质激活率、杂质离化率、迀移率、扩散系数、少子寿命等，以及研制欧姆接触所采用的金属 类型、退火温度，研制肖特基接触的工艺参数，以及最后的工艺效果等，都有较大的差别。N 沟和P沟SiC器件不仅仅是掺杂类型的转换，而且是在器件特性和设计方法上有较大的区 别。
[0049] 参照目前研究较多的另外一款SiC复合型功率半导体器件--SiC IGBT，与本专 利涉及的理论思想类似，也是单极型器件(M0SFET)加上少子调制效应，目前学术界对于其N 沟和P沟的研究都较为重视，研究发现这两种器件的特性各有优劣。同时开展这两种类型器 件的研究将有助于这一类器件更快更好的发展。
[0050] 本发明采用P型衬底，通过与N型漂移层形成PN结提供少子注入以获得电导调制效 应，并在衬底与N型漂移层之间设置N型缓冲层以避免穿通，在N型漂移层与欧姆接触层之间 设置N型电流增强层以降低沟道区的阻抗。采用肖特基电极替代PN结作为器件的栅极以降 低工艺复杂度及栅极开关特性。有效解决了传统SiC JFET存在的问题，同时获得低开态电 阻和高击穿电压，提高设计灵活度，降低工艺难度，新颖合理，实用性强。
【主权项】
1. 一种N沟肖特基栅碳化硅静电感应晶闸管，其特征在于，包括自下而上依次设置的P 型欧姆接触电极(7)、P型SiC衬底（1)、N型SiC缓冲层(2)、N型SiC漂移层(3)和N型SiC电流增 强层(4)，所述N型SiC电流增强层(4)上刻蚀形成若干个台阶，相邻台阶之间设有沟槽，所述 台阶顶部设置有N型SiC欧姆接触层(5)，N型SiC欧姆接触层(5)的上部设置有N型欧姆接触 电极(6)，N型欧姆接触电极(6)的形状与N型SiC欧姆接触层(5)相同，所述沟槽内设置有肖 特基电极(8)，肖特基电极(8)与台阶侧面和沟槽底部相接触，所述P型欧姆接触电极(7)包 括依次沉积的Ni层和Pt层，所述N型欧姆接触电极(6)包括依次沉积的Ni层和Pt层，所述肖 特基电极(8)包括依次沉积的Ni层、Cr层和Au层，或者Ti层、Cr层和Au层，或者Pt层、Cr层和 Au层。2. 根据权利要求1所述的一种N沟肖特基栅碳化硅静电感应晶闸管，其特征在于，所述P 型SiC衬底(1)的掺杂浓度I X IO18~I X IO19Cnf3。3. 根据权利要求1所述的一种N沟肖特基栅碳化硅静电感应晶闸管，其特征在于，所述N 型SiC缓冲层⑵的厚度为0.5~2.Ομπι，掺杂浓度为IX IO16~5X 1017cm-3。4. 根据权利要求1所述的一种N沟肖特基栅碳化硅静电感应晶闸管，其特征在于，所述N 型SiC漂移层⑶的厚度为材料中空穴扩散长度的0.4~0.9倍，掺杂浓度Ndrift为IX IO14~8 XlO15Cnf305. 根据权利要求1所述的一种N沟肖特基栅碳化硅静电感应晶闸管，其特征在于，所述N 型SiC电流增强层(4)的掺杂浓度Ncsl为I X IO16~I X IO17Cnf3，N型SiC电流增强层(4)在沟槽 底部的厚度为0.5~2μπι。6. 根据权利要求5所述的一种N沟肖特基栅碳化硅静电感应晶闸管，其特征在于，所述 台阶高度为1.5~3.5μπι，台阶宽爲丨1.0~2.0倍。7. 根据权利要求1所述的一种N沟肖特基栅碳化硅静电感应晶闸管，其特征在于，所述N 型欧姆接触层(5)的掺杂浓度I X IO18~I X IO19Cnf3，厚度为0.2~0.5μπι。8. -种N沟肖特基栅碳化硅静电感应晶闸管制造方法，其特征在于，包括以下步骤： 步骤一、由SiC基片构成的P型SiC衬底(1); 步骤二、采用化学气相沉积法在P型SiC衬底（1)的上表面上依次外延生长N型SiC缓冲 层(2)、Ν型SiC漂移层(3)、Ν型SiC电流增强层(4)和N型SiC欧姆接触层(5); 步骤三、通过SF6气体，采用反应离子干法刻蚀法在N型SiC电流增强层(4)和N型SiC欧姆 接触层(5)上刻蚀出若干个台阶，相邻台阶之间设沟槽； 步骤四、在N型SiC欧姆接触层（5)上部依次淀积Ni层和Pt层;在P型SiC衬底（1)下部依 次淀积Ni层和Pt层，并在N2气氛下进行温度为950 °C~1050 °C的热退火，在N型SiC欧姆接触 层(5)的上部形成由Ni层和Pt层构成的N型欧姆接触电极(6)，在P型SiC衬底（1)下部形成由 Ni层和Pt层构成的P型欧姆接触电极(7); 步骤五、在沟槽底部和台阶侧面依次淀积Ni层、Cr层和Au层，或者Ti层、Cr层和Au层，或 者Pt层、Cr层和Au层，形成肖特基电极(8)，即得到N沟肖特基栅碳化硅静电感应晶闸管。9. 根据权利要求8所述的一种N沟肖特基栅碳化硅静电感应晶闸管制造方法，其特征在 于，所述N型SiC欧姆接触层（5)上部的Ni层厚度为200nm~400nm，Pt层的厚度为50nm~ 200nm;P型SiC衬底（1)下部淀积的Ni层厚度为200nm~400nm，Pt层的厚度为50nm~200nm; 在沟槽底部和台阶侧面淀积的Ni层、Ti层或Pt层的厚度为50~200nm，Cr层厚度为50~ 10〇11111，八11层厚度为50~50〇11111。
【文档编号】H01L29/47GK106024877SQ201610497794
【公开日】2016年10月12日
【申请日】2016年6月28日
【发明人】张 林, 张赞, 高恬溪, 朱玮
【申请人】长安大学