具有子像素阵列结构的显示装置的制造方法
【专利摘要】描述了一种显示装置。根据一实施方式的所述显示装置包括：基板，所述基板包括多条栅极线和与所述多条栅极线交叉的多条数据线；和子像素阵列结构，所述子像素阵列结构包括与所述基板对应的子像素组。所述子像素组包括：第一子像素；第二子像素，所述第二子像素与所述第一子像素位于不同的列上；和第三子像素，所述第三子像素被划分为两行两列，其中所述第一子像素和所述第二子像素的至少一个位于所述第三子像素的两列之间。
【专利说明】具有子像素阵列结构的显示装置
[0001]本申请要求享有于2015年4月24日在韩国提交的韩国专利申请第10-2015-0057786号的优先权，为了所有目的，通过引用将该申请作为一个整体结合在此，如同在此完全阐述一样。
技术领域
[0002]本发明涉及一种显示装置。具体而言，本发明涉及一种具有高分辨率并且开口率增大的具有子像素阵列结构的显示装置。
【背景技术】
[0003]有机发光二极管显示(OLED)装置利用有机发光二极管作为自发光元件来显示图像。OLED装置是具有优异的亮度和色纯度的下一代显示装置。
[0004]OLED装置包括利用红、绿和蓝子像素的多个子像素组并且显示多种彩色图像。红、绿和蓝子像素可以按包括条纹型、马赛克型和德塔(delta)形在内的多种类型的子像素阵列结构布置。
[0005]以条纹型布置的子像素包括布置在同一列中的相同颜色的子像素。以马赛克型布置的子像素包括在行方向和列方向上交替布置的红、绿和蓝子像素。以德塔形布置的子像素包括以锯齿形交替布置的红、绿和蓝子像素。
[0006]图1是图解根据现有技术的包括子像素组的子像素阵列结构的视图，所述子像素组包括第一至第三子像素。参照图1，子像素阵列结构10包括子像素组15，子像素组15包括位于第一列上的第一子像素11、位于第三列上的第二子像素12和位于第二列上的第三子像素13。子像素组15被布置成两行两列。
[0007]第一子像素11发射红(R)光，第二子像素12发射蓝(B)光，且第三子像素13发射绿(G)光。第一子像素11至第三子像素13被包括在一个像素中。第一至第三子像素具有相同的面积。用来操作第一子像素11至第三子像素13的每一个的驱动部位于第一子像素11至第三子像素13的每一个中。所述驱动部占据每个子像素的一定面积。
[0008]图2是图解根据现有技术通过将图1的包括在子像素组中的第一至第三子像素的数量增加四倍而获得高分辨率的子像素阵列结构的视图。参照图2，子像素阵列结构20包括子像素组25，每个子像素组25包括位于第一列中的第一子像素21、位于第三列中的第二子像素22和位于第二列中的第三子像素23。子像素组25被布置成四行四列。图2的子像素阵列结构2 O是图1的子像素阵列结构1的子像素组的数量的四倍。
[0009]第一子像素21发射红(R)光，第二子像素22发射蓝(B)光，且第三子像素23发射绿(G)光。第一子像素21至第三子像素23包括一个像素。第一至第三子像素具有相同的面积。用来操作第一子像素21至第三子像素23的每一个的驱动部位于第一子像素21至第三子像素23的每一个中。第一子像素21至第三子像素23的每一个的面积是图1的第一子像素11至第三子像素13的每一个的面积的四分之一。因为驱动部的面积的减少量受到限制，因此具有高分辨率的子像素阵列结构20的开口率大大减小。为了提高亮度水平以便补偿减小的开口率，使得功耗增加。
【发明内容】
[0010]因此，本发明涉及一种基本上消除由于现有技术的限制和缺点而产生的一个或多个问题的显示装置。本发明的目的是实现高分辨率，增大开口率并且降低功耗。
[0011]本发明的其他特征和优点一部分将在下面的描述中列出，这些特征和优点的另一部分根据说明书将变得显而易见，或可以通过对本发明的实施而获悉。本发明的优点可以通过说明书、权利要求书以及附图中具体指出的结构来实现和获得。
[0012]为了实现这些和其他优点并根据本发明的目的，如在此具体和概括描述的，一种具有子像素阵列结构的显示装置包括子像素组，所述子像素组包括第一子像素、第二子像素和第三子像素，所述第二子像素与所述第一子像素位于不同的列中，所述第三子像素被划分成两行两列，其中第一子像素和/或第二子像素位于第三子像素的两列之间。应当理解，本发明的前面的概括性描述和下面的详细描述都是示例性的和解释性的，意在对要求保护的本发明提供进一步的说明。
【附图说明】
[0013]被包括用来提供对本发明的进一步理解且并入本申请文件且构成本申请文件的一部分的附图图解了本发明的实施方式，并与说明书一起用于解释本发明的原理。在附图中:
[0014]图1是图解根据现有技术的包括子像素组的子像素阵列结构的视图，所述子像素组包括第一至第三子像素；
[0015]图2是图解根据现有技术通过将图1的包括在子像素组中的第一至第三子像素的数量增加四倍而获得高分辨率的子像素阵列结构的视图；
[0016]图3A至3F是图解根据本发明的第一实施方式的子像素阵列结构的视图；
[0017]图4是图解对应于图3A至3F的子像素组之一的基板的视图；
[0018]图5是图解根据本发明的第二实施方式的子像素阵列结构的视图；
[0019]图6是图解对应于图5的子像素组的基板的视图；
[0020]图7A和7B是图解根据本发明的第三实施方式的子像素阵列结构的视图；
[0021 ]图8是图解对应于图7A和7B的子像素组之一的基板的视图；
[0022]图9是图解根据本发明的第四实施方式的子像素阵列结构的视图；
[0023]图10是图解对应于图9的子像素组的基板的视图；
[0024]图11是图解根据本发明的第五实施方式的子像素阵列结构的视图；
[0025]图12是图解对应于图11的子像素组的基板的视图；
[0026]图13是图解根据本发明的第六实施方式的子像素阵列结构的视图；
[0027]图14是图解对应于图13的子像素组的基板的视图；
[0028]图15是图解根据本发明的第七实施方式的子像素阵列结构的视图；
[0029]图16是图解对应于图15的子像素组的基板的视图；
[0030]图17是图解根据本发明的第八实施方式的子像素阵列结构的视图；
[0031 ]图18是图解对应于图17的子像素组的基板的视图；
[0032]图19是图解根据本发明的第九实施方式的子像素阵列结构的视图；
[0033]图20是图解对应于图19的子像素组的基板的视图。
【具体实施方式】
[0034]现在将详细描述各实施方式，这些实施方式的例子在附图中示出。在整个附图中会使用相同或相似的附图标记来指代相同或相似的部件。
[0035]图3A至3F是图解根据本发明的第一实施方式的子像素阵列结构的视图。分别在图3A至3F中示出的第一实施方式的子像素阵列结构10a至10f的每一个包括子像素组105，子像素组105包括第一子像素101、第二子像素102和第三子像素103a至103d，所述第二子像素102与所述第一子像素101位于不同的列上，所述第三子像素103a至103d被划分成两行并被布置成两列，其中第二子像素102位于第三子像素103a至103d的两列之间。
[0036]第一子像素101被布置在第一列中。第二子像素102被布置在第三列中。第三子像素103a至103d被布置在第二列和第四列中。因此，包括在子像素阵列结构10a至10f的每一个中的第一子像素、第二子像素和第三子像素之间的数量之比为1: 1:4。
[0037]在具有预定面积的子像素组105中，第一子像素101的面积、第二子像素102的面积与第三子像素103a至103d的面积可以相同。第三子像素103a至103d具有相同的面积。换句话说，第三子像素103a至103d的每一个具有第三子像素103a至103d的总面积的四分之一。子像素组105的第一子像素101和第二子像素102能够发射不同颜色的红(R)光和蓝(B)光，子像素组105的第三子像素103a至103d能够发射绿(G)光。
[0038]例如，参照图3A，子像素组105的第一子像素和第二子像素分别发射红光和蓝光，且子像素组105的第三子像素103a至103d发射绿光。或者，参照图3B，子像素组105的第一子像素和第二子像素分别发射蓝光和红光，且子像素组105的第三子像素103a至103d发射绿光。
[0039]图3A的子像素阵列结构10a是包括子像素组105在第一行和第二行的每一行中重复地布置这样的结构。图3B的子像素阵列结构10b是包括图3A的子像素组105在第一行中重复地布置且图3B的子像素组105在第二行中重复地布置这样的结构。
[0040]因此，在第一实施方式的子像素阵列结构10a和10b中，发射不同颜色的光的第一子像素101和第二子像素102每一个的数量保持不变，所述不同颜色的光包括红光和蓝光。发射具有高识别分辨率的绿光的第三子像素103a至103d的数量增加四倍。因此，与现有技术的通过将第一子像素21至第三子像素23(参照图2)每一个的数量增加四倍而获得高分辨率的子像素阵列结构20(参照图2)相比，子像素阵列结构10a和10b中的子像素的总数量减少，并且同样也能实现高分辨率。子像素组105的第一子像素101和第二子像素102能够发射不同颜色的红光和蓝光，且子像素组105的第三子像素103a至103d能够发射比率为1:1的绿光和白(W)光。
[0041]例如，参照图3C，子像素组105的第一子像素和第二子像素分别发射红光和蓝光。子像素组105的第三子像素103a至103d的上面一行上的上部第三子像素和下面一行上的下部第三子像素分别发射绿光和白光。
[0042]或者，参照图3D，子像素组105的第一子像素和第二子像素分别发射蓝光和红光。子像素组105的第三子像素103a至103d的上面一行上的上部第三子像素和下面一行上的下部第三子像素分别发射绿光和白光。
[0043]或者，参照图3E，子像素组105的第一子像素和第二子像素分别发射红光和蓝光。对于子像素组105的第三子像素103a至103d，第二列上的上部第三子像素103a和下部第三子像素103b分别发射绿光和白光，第四列上的上部第三子像素103c和下部第三子像素103d分别发射白光和绿光。
[0044]或者，参照图3F，子像素组105的第一子像素和第二子像素分别发射蓝光和红光。对于子像素组105的第三子像素103a至103d，第二列上的上部第三子像素103a和下部第三子像素103b分别发射绿光和白光，第四列上的上部第三子像素103c和下部第三子像素103d分别发射白光和绿光。
[0045]图3C的子像素阵列结构10c是包括子像素组105在第一行和第二行的每一行中重复地布置这样的结构。图3D的子像素阵列结构10d是包括图3C的子像素组105在第一行中重复地布置且图3D的子像素组105在第二行中重复地布置这样的结构。图3E的子像素阵列结构10e是包括子像素组105在第一行和第二行的每一行中重复地布置这样的结构。图3F的子像素阵列结构10f是包括图3E的子像素组105在第一行中重复地布置且图3F的子像素组105在第二行中重复地布置这样的结构。
[0046]因此，在第一实施方式的子像素阵列结构10c至10f中，发射不同颜色的光的第一子像素101和第二子像素102每一个的数量保持不变，所述不同颜色的光包括红光和蓝光。发射比率为1:1的具有高识别分辨率的绿光和提高亮度的白光的第三子像素103a至103d的数量增加四倍。因此，与现有技术的通过将第一子像素21至第三子像素23(参照图2)每一个的数量增加四倍而获得高分辨率的子像素阵列结构20(参照图2)相比，在本发明的实施方式中，子像素的总数量减少，能够实现高分辨率，并且能够通过提高光效率而降低功耗。
[0047]第一列上的第一子像素101和第三列上的第二子像素102各自也可以被划分为两行。所划分的第一子像素的上部子像素和下部子像素可以分别发射红光和白光，并且所划分的第二子像素的上部子像素和下部子像素可以分别发射蓝光和白光。
[0048]图4是图解分别对应于图3A至3F的子像素阵列结构10a至10f中的子像素组之一的基板的视图。所述显示装置可以是发光二极管显示装置(OLED)或液晶显示装置(LCD)，并且包括对应于图3A至3F的子像素组105之一的基板105’。参照图4，基板105’包括第一栅极线GLl和第二栅极线GL2、第一数据线DLl至第四数据线DL4、第一至第六像素电极101，、102’、103a’、103b’、103c’和 103d’ 以及第一至第六驱动部151、152、153a、153b、153c和153do
[0049]基板105’上的第一栅极线GLl和第二栅极线GL2沿着第一方向。第一数据线DLl至第四数据线DL4沿着与第一方向交叉的第二方向。
[0050]第一像素电极101’位于对应于第一子像素101的区域处并且位于第一栅极线GLl处以及第一数据线DLl和第二数据线DL2之间。第二像素电极102’位于对应于第二子像素102的区域处并且位于第一栅极线GLl处以及第三数据线DL3和第四数据线DL4之间。第三像素电极103a’至第六像素电极103d’位于对应于各个第三子像素103a至103d的区域处，第三像素电极103a’位于第一栅极线GLl附近以及第二数据线DL2和第三数据线DL3之间，第四像素电极103b’位于第一栅极线GLl和第二栅极线GL2之间(或位于第二栅极线GL2附近)以及第二数据线DL2和第三数据线DL3之间，第五像素电极103c’位于第一栅极线GLl附近以及第四数据线DL4附近，第六像素电极103d’位于第一栅极线GLl和第二栅极线GL2之间(或位于第二栅极线GL2附近)以及第四数据线DL4附近。
[0051]第一驱动部151连接至第二栅极线GL2、第一数据线DLl和第一像素电极101’。第二驱动部152连接至第一栅极线GLl、第三数据线DL3和第二像素电极102’。第三驱动部153a连接至第一栅极线GLl、第二数据线DL2和第三像素电极103a’。第四驱动部153b连接至第二栅极线GL2、第二数据线DL2和第四像素电极103b’。第五驱动部153c连接至第一栅极线GL1、第四数据线DL4和第五像素电极103c’。第六驱动部153d连接至第二栅极线GL2、第四数据线DL4和第六像素电极103d’。
[0052]或者，第二驱动部152可连接至第二栅极线GL2、第三数据线DL3和第二像素电极102’。第一至第六驱动部151、152和153a至153d可分别包括至少一个薄膜晶体管和至少一个电容器。因此，与现有技术的通过将第一子像素21至第三子像素23(参照图2)每一个的数量增加四倍而获得高分辨率的子像素阵列结构20(参照图2)相比，在本发明的实施方式中，子像素的总数量减少，能够实现高分辨率，并且此外，驱动部的数量和数据线的数量减少。因此，能够增大开口率并降低功耗。
[0053]下面对第一实施方式的子像素阵列结构10a至10f的驱动方法进行说明。分别向对应于各个第三子像素103a至103d的第三像素电极103a’至第六像素电极103d’提供第一至第四数据信号。向对应于第一子像素101的第一像素电极101’提供第一采样数据信号，所述第一采样数据信号为四个数据信号的平均值。向对应于第二子像素102的第二像素电极102’提供第二采样数据信号，所述第二采样数据信号为四个数据信号的平均值。
[0054]详细来说，当向第一栅极线GLl提供第一栅极信号时，通过第三驱动部153a将第一数据信号从第二数据线DL2提供至第三像素电极103a’，通过第二驱动部152将第二采样数据信号从第三数据线DL3提供至第二像素电极102’，并且通过第五驱动部153c将第三数据信号从第四数据线DL4提供至第五像素电极103c’。
[0055]接下来，当向第二栅极线GL2提供第二栅极信号时，通过第一驱动部151将第一采样数据信号从第一数据线DLl提供至第一像素电极101’，通过第四驱动部153b将第二数据信号从第二数据线DL2提供至第四像素电极103b’，并且通过第六驱动部153d将第四数据信号从第四数据线DL4提供至第六像素电极103d’。
[0056]接下来，图5是图解根据本发明的第二实施方式的子像素阵列结构的视图。第二实施方式的子像素阵列结构200包括子像素组205，子像素组205包括第一子像素201a和201b、第二子像素202以及第三子像素203a至203d，所述第二子像素202与所述第一子像素201a和201b位于不同的列上，所述第三子像素203a至203d被划分成两行并被布置成两列，其中第一子像素201b和第二子像素202位于第三子像素203a至203d的两列之间。
[0057]第一子像素201a和201b分别被布置在第一列和第四列中。第二子像素202被布置在第三列中。第三子像素203a至203d被布置在第二列和第五列中。因此，包括在子像素阵列结构200中的第一子像素、第二子像素和第三子像素之间的数量之比为2:1: 4。
[0058]在具有预定面积的子像素组205中，第一子像素201a和201b的面积、第二子像素202的面积与第三子像素203a至203d的面积可以相同。第一子像素201a和201b具有相同的面积。换句话说，第一子像素20 Ia和20 Ib的每一个具有第一子像素20 Ia和20 Ib的总面积的一半。第三子像素203a至203d具有相同的面积。换句话说，第三子像素203a至203d的每一个具有第三子像素203a至203d的总面积的四分之一。
[0059]子像素组205的第一子像素201a和201b以及第二子像素202能够发射不同颜色的红(R)光和蓝(B)光，并且子像素组205的第三子像素203a至203d能够发射绿(G)光。参照图5，子像素组205的第一子像素201a和201b以及第二子像素202分别发射红光和蓝光，且子像素组205的第三子像素203a至203d发射绿光。
[0060]子像素阵列结构200是包括子像素组205在第一行和第二行的每一行中重复地布置这样的结构。在第二实施方式的子像素阵列结构200中，发射蓝光的第二子像素202的数量保持不变，发射红光的第一子像素201a和201b的数量增加两倍，且发射具有高识别分辨率的绿光的第三子像素203a至203d的数量增加四倍。因此，与现有技术的通过将第一子像素21至第三子像素23(参照图2)每一个的数量增加四倍而获得高分辨率的子像素阵列结构20(参照图2)相比，在本发明的实施方式中，子像素的总数量减少，并且同样也能实现高分辨率。
[0061]接下来，图6是图解对应于图5的子像素组的基板的视图。所述显示装置可以是OLED或LCD，并且包括对应于图5的子像素组205的基板205 ’。参照图6，基板205，包括第一栅极线GLl和第二栅极线GL2、第一数据线DLl至第五数据线DL5、第一至第七像素电极201a’、201b’、202’、203a’、203b’、203c’和203d’ 以及第一至第七驱动部251a、251b、252、253a、253b、253c和253d。
[0062]基板205’上的第一栅极线GLl和第二栅极线GL2沿着第一方向。第一数据线DLl至第五数据线DL5沿着与第一方向交叉的第二方向。
[0063]第一像素电极201a’位于对应于第一列上的第一子像素201a的区域处并且位于第一栅极线GLl处以及第一数据线DLl和第二数据线DL2之间。第二像素电极201b’位于对应于第四列上的第一子像素201b的区域处并且位于第一栅极线GLl处以及第四数据线DL4和第五数据线DL5之间。第三像素电极202’位于对应于第二子像素202的区域处并且位于第一栅极线GLl处以及第三数据线DL3和第四数据线DL4之间。第四至第七像素电极203a’至203d’位于对应于各个第三子像素203a至203d的区域处，第四像素电极203a ’位于第一栅极线GLl附近以及第二数据线DL2和第三数据线DL3之间，第五像素电极203b’位于第一栅极线GLl和第二栅极线GL2之间(或位于第二栅极线GL2附近)以及第二数据线DL2和第三数据线DL3之间，第六像素电极203c’位于第一栅极线GLl附近以及第五数据线DL5附近，第七像素电极203d’位于第一栅极线GLl和第二栅极线GL2之间(或位于第二栅极线GL2附近)以及第五数据线DL5附近。
[0064]第一驱动部251a连接至第二栅极线GL2、第一数据线DLl和第一像素电极201a’。第二驱动部251b连接至第二栅极线GL2、第四数据线DL4和第二像素电极201b’。第三驱动部252连接至第二栅极线GL2、第三数据线DL3和第三像素电极202 ’。第四驱动部253a连接至第一栅极线GLl、第二数据线DL2和第四像素电极203a’。第五驱动部253b连接至第二栅极线GL2、第二数据线DL2和第五像素电极203b’。第六驱动部253c连接至第一栅极线GL1、第五数据线DL5和第六像素电极203c’。第七驱动部253d连接至第二栅极线GL2、第五数据线DL5和第七像素电极203d’。
[0065]或者，第三驱动部252可连接至第一栅极线GLl、第三数据线DL3和第三像素电极202’。第一至第七驱动部251a、251b、252和253a至253d可分别包括至少一个薄膜晶体管和至少一个电容器。
[0066]因此，与现有技术的通过将第一子像素21至第三子像素23(参照图2)每一个的数量增加四倍而获得高分辨率的子像素阵列结构20(参照图2)相比，在本发明的实施方式中，子像素的总数量减少，并且能够实现高分辨率。驱动部的数量和数据线的数量也减少，因此，能够增大开口率并降低功耗。
[0067]下面对第二实施方式的子像素阵列结构200的驱动方法进行说明。分别向对应于各个第三子像素203a至203d的第四像素电极203a’至第七像素电极203d’提供第一至第四数据信号。分别向对应于各个第一子像素201a和201b的第一像素电极201a’和第二像素电极201b’提供第一采样数据信号和第二采样数据信号，所述第一采样数据信号为两个数据信号的平均值，所述第二采样数据信号为两个数据信号的平均值。向对应于第二子像素202的第三像素电极202’提供第三采样数据信号，所述第三采样数据信号为四个数据信号的平均值。
[0068]详细来说，当向第一栅极线GLl提供第一栅极信号时，通过第四驱动部253a将第一数据信号从第二数据线DL2提供至第四像素电极203a’，并且通过第六驱动部253c将第三数据信号从第五数据线DL5提供至第六像素电极203c’。
[0069]接下来，当向第二栅极线GL2提供第二栅极信号时，通过第一驱动部251a将第一采样数据信号从第一数据线DLl提供至第一像素电极201a’，通过第五驱动部253b将第二数据信号从第二数据线DL2提供至第五像素电极203b’，通过第三驱动部252将第三采样数据信号从第三数据线DL3提供至第三像素电极202’，通过第二驱动部251b将第二采样数据信号从第四数据线DL4提供至第二像素电极201b’，并且通过第七驱动部253d将第四数据信号从第五数据线DL5提供至第七像素电极203d’。
[0070]图7A和7B是图解根据本发明的第三实施方式的子像素阵列结构的视图。第三实施方式的子像素阵列结构300a和300b包括子像素组305，子像素组305包括第一子像素301a至301d、第二子像素302以及第三子像素303a至303d，所述第二子像素302与所述第一子像素301a至301d位于不同的列上，所述第三子像素303a至303d被划分成两行并被布置成两列，其中第一子像素301c和301d和第二子像素302位于第三子像素303a至303d的两列之间。
[0071]第一子像素301a至301d被划分成两行并分别被布置在第一列和第四列中。第二子像素302被布置在第三列中。第三子像素303a至303d被布置在第二列和第五列中。因此，包括在子像素阵列结构300a和300b中的第一子像素、第二子像素和第三子像素之间的数量之比为4:1:4。
[0072]此外，在具有预定面积的子像素组305中，第一子像素301a至301d的面积、第二子像素302的面积与第三子像素303a至303d的面积可以相同。第一子像素301a至301d具有相同的面积。换句话说，第一子像素301a至301d的每一个具有第一子像素301a至301d的总面积的四分之一。第三子像素303a至303d具有相同的面积。换句话说，第三子像素303a至303d的每一个具有第三子像素303a至303d的总面积的四分之一。
[0073]此外，子像素组305的第一子像素301a至301d、第二子像素302可发射不同颜色的光，所述不同颜色的光包括红(R)光和蓝(B)光，并且子像素组305的第三子像素303a至303d可发射绿(G)光。例如，参照图7A，子像素组305的第一子像素301a至301d、第二子像素302分别发射红光和蓝光，并且子像素组305的第三子像素303a至303d发射绿光。
[0074]子像素阵列结构300a是包括子像素组305在第一行和第二行的每一行中重复地布置这样的结构。因此，在第三实施方式的子像素阵列结构300a中，发射蓝光的第二子像素302的数量保持不变，发射红光的第一子像素301a至301d的数量增加四倍，且发射具有高识别分辨率的绿光的第三子像素303a至303d的数量增加四倍。因此，与现有技术的通过将第一子像素21至第三子像素23(参照图2)每一个的数量增加四倍而获得高分辨率的子像素阵列结构20(参照图2)相比，在本发明的实施方式中，子像素的总数量减少，并且同样也能实现高分辨率。
[0075]或者，子像素组305的第二子像素302和第三子像素303a至303d可分别发射蓝光和绿光。子像素组305的第一子像素301a至301d可发射比率为1:1的红光和白光。
[0076]例如，参照图7B，子像素组305的第二子像素302和第三子像素303a至303d分别发射蓝光和绿光。第一列上的第一子像素301a和301b的上面一行上的上部子像素和下面一行上的下部子像素分别发射白光和红光，并且第四列上的第一子像素301c和301d的上面一行上的上部子像素和下面一行上的下部子像素分别发射红光和白光。
[0077]子像素阵列结构300b是包括子像素组305在第一行和第二行的每一行中重复地布置这样的结构。因此，在第三实施方式的子像素阵列结构300b中，发射蓝光的第二子像素302的数量保持不变，发射具有高识别分辨率的绿光的第三子像素303a至303d的数量增加四倍，并且发射比率为1:1的红光和提高亮度的白光的第一子像素301a至301d的数量增加四倍。因此，与现有技术的通过将第一子像素21至第三子像素23(参照图2)每一个的数量增加四倍而获得高分辨率的子像素阵列结构20(参照图2)相比，在本发明的实施方式中，子像素的总数量减少，能够实现高分辨率，并且能够通过提高光效率而降低功耗。
[0078]图8是图解对应于图7A和7B的子像素组之一的基板的视图。所述显示装置可以是OLED或LCD，并且包括对应于图7A和7B的子像素组305之一的基板305’。参照图8，基板305’包括第一栅极线GLl和第二栅极线GL2、第一数据线DLl至第五数据线DL5、第一至第九像素电极301a’、301b’、301c’、301d’、302’、303a’、303b’、303c’和303d’ 以及第一至第九驱动部351a、351b、351c、351d、352、353a、353b、353c和353d。
[0079]基板305’上的第一栅极线GLl和第二栅极线GL2沿着第一方向。第一数据线DLl至第五数据线DL5沿着与第一方向交叉的第二方向。
[0080]第一像素电极301a’至第四像素电极301d’位于对应于各个第一子像素301a至301d的区域处，第一像素电极301a’位于第一栅极线GLl附近以及第一数据线DLl和第二数据线DL2之间，第二像素电极301b’位于第一栅极线GLl和第二栅极线GL2之间(或位于第二栅极线GL2附近)以及第一数据线DLl和第二数据线DL2之间，第三像素电极301c’位于第一栅极线GLl附近以及第四数据线DL4和第五数据线DL5之间，第四像素电极301d’位于第一栅极线GLl和第二栅极线GL2之间(或位于第二栅极线GL2附近)以及第四数据线DL4和第五数据线DL5之间。第五像素电极302’位于对应于第二子像素302的区域处并且位于第一栅极线GLl处以及第三数据线DL3和第四数据线DL4之间。第六至第九像素电极303a’至303d’位于对应于各个第三子像素303a至303d的区域处，第六像素电极303a’位于第一栅极线GLl附近以及第二数据线DL2和第三数据线DL3之间，第七像素电极303b’位于第一栅极线GLl和第二栅极线GL2之间(或位于第二栅极线GL2附近)以及第二数据线DL2和第三数据线DL3之间，第八像素电极303c’位于第一栅极线GLl附近以及第五数据线DL5附近，第九像素电极303d’位于第一栅极线GLl和第二栅极线GL2之间(或位于第二栅极线GL2附近)以及第五数据线DL5附近。
[0081]第一驱动部351a连接至第一栅极线GLl、第一数据线DLl和第一像素电极301a’。第二驱动部351b连接至第二栅极线GL2、第一数据线DLl和第二像素电极301b’。第三驱动部351c连接至第一栅极线GL1、第四数据线DL4和第三像素电极301c’。第四驱动部351d连接至第二栅极线GL2、第四数据线DL4和第四像素电极301d’。第五驱动部352连接至第二栅极线GL2、第三数据线DL3和第五像素电极302’。第六驱动部353a连接至第一栅极线GL1、第二数据线DL2和第六像素电极303a’。第七驱动部353b连接至第二栅极线GL2、第二数据线DL2和第七像素电极303b’。第八驱动部353c连接至第一栅极线GL1、第五数据线DL5和第八像素电极303c’。第九驱动部353d连接至第二栅极线GL2、第五数据线DL5和第九像素电极303d’。
[0082]或者，第五驱动部352可连接至第一栅极线GLl、第三数据线DL3和第五像素电极302’。第一至第九驱动部351a至351d、352和353a至353d可分别包括至少一个薄膜晶体管和至少一个电容器。
[0083]因此，与现有技术的通过将第一子像素21至第三子像素23(参照图2)每一个的数量增加四倍而获得高分辨率的子像素阵列结构20(参照图2)相比，在本发明的实施方式中，子像素的总数量减少，能够实现高分辨率，并且此外，驱动部的数量和数据线的数量减少，因此，能够增大开口率并降低功耗。
[0084]下面对第三实施方式的子像素阵列结构300a和300b的驱动方法进行说明。分别向对应于各个第一子像素301a至301d的第一像素电极301a’至第四像素电极301d’提供第一至第四数据信号。分别向对应于各个第三子像素303a至303d的第六像素电极303a’至第九像素电极303d’提供第五至第八数据信号。向对应于第二子像素302的第五像素电极302 ’提供第一采样数据信号，所述第一采样数据信号为四个数据信号的平均值。
[0085]详细来说，当向第一栅极线GLl提供第一栅极信号时，通过第一驱动部351a将第一数据信号从第一数据线DLl提供至第一像素电极301a’，通过第六驱动部353a将第五数据信号从第二数据线DL2提供至第六像素电极303a’，通过第三驱动部351c将第三数据信号从第四数据线DL4提供至第三像素电极301c’，并且通过第八驱动部353c将第七数据信号从第五数据线DL5提供至第八像素电极303c’。
[0086]接下来，当向第二栅极线GL2提供第二栅极信号时，通过第二驱动部351b将第二数据信号从第一数据线DLl提供至第二像素电极301b’，通过第七驱动部353b将第六数据信号从第二数据线DL2提供至第七像素电极303b’，通过第五驱动部352将第一采样数据信号从第三数据线DL3提供至第五像素电极302’，通过第四驱动部351d将第四数据信号从第四数据线DL4提供至第四像素电极301d’，并且通过第九驱动部353d将第八数据信号从第五数据线DL5提供至第九像素电极303d’。
[0087]图9是图解根据本发明的第四实施方式的子像素阵列结构的视图。第四实施方式的子像素阵列结构400包括子像素组405，子像素组405包括第一子像素401a和401b、第二子像素402a和402b以及第三子像素403a至403d，所述第二子像素402a和402b与所述第一子像素401a和401b位于不同的列上，所述第三子像素403a至403d被划分成两行并被布置成两列，其中第一子像素401b和第二子像素402a位于第三子像素403a至403d的两列之间。
[0088]第一子像素401a和401b分别被布置在第一列和第四列中。第二子像素402a和402b分别被布置在第三列和第六列中。第三子像素403a至403d被布置在第二列和第五列中。因此，包括在子像素阵列结构400中的第一子像素、第二子像素和第三子像素之间的数量之比为2:2:4。
[0089]在具有预定面积的子像素组405中，第一子像素401a和401b的面积、第二子像素402a和402b的面积与第三子像素403a至403d的面积可以相同。第一子像素401a和401b具有相同的面积。换句话说，第一子像素401a和401b的每一个具有第一子像素401a和401b的总面积的一半。第二子像素402a和402b具有相同的面积。换句话说，第二子像素402a和402b的每一个具有第二子像素402a和402b的总面积的一半。第三子像素403a至403d具有相同的面积。换句话说，第三子像素403a至403d的每一个具有第三子像素403a至403d的总面积的四分之一。
[0090]此外，子像素组405的第一子像素401a和401b以及第二子像素402a和402b可发射不同颜色的红(R)光和蓝(B)光，并且子像素组405的第三子像素403a至403d可发射绿(G)光。例如，子像素组405的第一子像素401a和40 Ib以及第二子像素402a和402b分别发射红光和蓝光，并且子像素组405的第三子像素403a至403d发射绿光。
[0091]子像素阵列结构400是包括子像素组405在第一行和第二行的每一行中重复地布置这样的结构。因此，在第四实施方式的子像素阵列结构400中，发射红光的第一子像素401a和401b的数量增加两倍，发射蓝光的第二子像素402a和402b的数量增加两倍，且发射具有高识别分辨率的绿光的第三子像素403a至403d的数量增加四倍。因此，与现有技术的通过将第一子像素21至第三子像素23(参照图2)每一个的数量增加四倍而获得高分辨率的子像素阵列结构20(参照图2)相比，在本发明的实施方式中，子像素的总数量减少，并且同样也能实现高分辨率。
[0092]图10是图解对应于图9的子像素组的基板的视图。所述显示装置可以是OLED或IXD，并且包括对应于图9的子像素组405的基板405’。参照图10，基板405’包括第一栅极线GLl和第二栅极线GL2、第一数据线DLl至第六数据线DL6、第一至第八像素电极401a’、401b，、402a’、402b’、403a’、403b’、403c’和403d’ 以及第一至第八驱动部451a、451b、452a、452b、453a、453b、453c和453d。
[0093]基板405’上的第一栅极线GLl和第二栅极线GL2沿着第一方向。第一数据线DLl至第六数据线DL6沿着与第一方向交叉的第二方向。
[0094]第一像素电极401a’位于对应于第一列上的第一子像素401a的区域处并且位于第一栅极线GLl处以及第一数据线DLl和第二数据线DL2之间。第二像素电极401b’位于对应于第四列上的第一子像素401b的区域处并且位于第一栅极线GLl处以及第四数据线DL4和第五数据线DL5之间。第三像素电极402a’位于对应于第三列上的第二子像素402a的区域处并且位于第一栅极线GLl处以及第三数据线DL3和第四数据线DL4之间。第四像素电极402b’位于对应于第六列上的第二子像素402b的区域处并且位于第一栅极线GLl处以及第六数据线DL6附近。第五至第八像素电极403a’至403d’位于对应于各个第三子像素403a至403d的区域处，第五像素电极403a’位于第一栅极线GLl处以及第二数据线DL2和第三数据线DL3之间，第六像素电极403b’位于第一栅极线GLl和第二栅极线GL2之间(或位于第二栅极线GL2附近)以及第二数据线DL2和第三数据线DL3之间，第七像素电极403c’位于第一栅极线GLl附近以及第五数据线DL5和第六数据线DL6之间，第八像素电极403d’位于第一栅极线GLl和GL2之间(或位于第二栅极线GL2附近)以及第五数据线DL5和第六数据线DL6之间。
[0095]第一驱动部451a连接至第二栅极线GL2、第一数据线DLl和第一像素电极401a’。第二驱动部451b连接至第二栅极线GL2、第四数据线DL4和第二像素电极401b’。第三驱动部452a连接至第二栅极线GL2、第三数据线DL3和第三像素电极402a’。第四驱动部452b连接至第二栅极线GL2、第六数据线DL6和第四像素电极402b’。第五驱动部453a连接至第一栅极线GLl、第二数据线DL2和第五像素电极403a，。第六驱动部453b连接至第二栅极线GL2、第二数据线DL2和第六像素电极403b’。第七驱动部453c连接至第一栅极线GL1、第五数据线DL5和第七像素电极403c ’。第八驱动部453d连接至第二栅极线GL2、第五数据线DL5和第八像素电极403d’。
[0096]或者，第三驱动部452a可连接至第一栅极线GL1、第三数据线DL3和第三像素电极402a’，第四驱动部452b连接至第一栅极线GL1、第六数据线DL6和第四像素电极402b’。第一至第八驱动部451a、451b、452a、452b和453a至453d可分别包括至少一个薄膜晶体管和至少一个电容器。
[0097]因此，与现有技术的通过将第一子像素21至第三子像素23(参照图2)每一个的数量增加四倍而获得高分辨率的子像素阵列结构20(参照图2)相比，在本发明的实施方式中，子像素的总数量减少，能够实现高分辨率，并且此外，驱动部的数量和数据线的数量减少，因此，能够增大开口率并降低功耗。
[0098]下面对第四实施方式的子像素阵列结构400的驱动方法进行说明。分别向对应于各个第三子像素403a至403d的第五像素电极403a’至第八像素电极403d’提供第一至第四数据信号。向对应于第一子像素401a的第一像素电极401a’提供第一采样数据信号，所述第一采样数据信号为两个数据信号的平均值。向对应于第一子像素401b的第二像素电极401b’提供第二采样数据信号，所述第二采样数据信号为两个数据信号的平均值。向对应于第二子像素402a的第三像素电极402a’提供第三采样数据信号，所述第三采样数据信号为两个数据信号的平均值。向对应于第四子像素402b的第四像素电极402b’提供第四采样数据信号，所述第四采样数据信号为两个数据信号的平均值。
[0099]详细来说，当向第一栅极线GLl提供第一栅极信号时，通过第五驱动部453a将第一数据信号从第二数据线DL2提供至第五像素电极403a’，并且通过第七驱动部453a将第三数据信号从第五数据线DL5提供至第七像素电极403c’。
[0100]接下来，当向第二栅极线GL2提供第二栅极信号时，通过第一驱动部451a将第一采样数据信号从第一数据线DLl提供至第一像素电极401a’，通过第六驱动部453b将第二数据信号从第二数据线DL2提供至第六像素电极403b’，通过第三驱动部452a将第三数据信号从第三数据线DL3提供至第三像素电极402a’，通过第二驱动部451b将第二采样数据信号从第四数据线DL4提供至第二像素电极401b’，通过第八驱动部453d将第四数据信号从第五数据线DL5提供至第八像素电极403d’，并且通过第四驱动部452b将第四采样数据信号从第六数据线DL6提供至第四像素电极402b’。
[0101]图11是图解根据本发明的第五实施方式的子像素阵列结构的视图。第五实施方式的子像素阵列结构500包括子像素组505，子像素组505包括第一子像素501a至501d、第二子像素502a和502b以及第三子像素503a至503d，所述第二子像素502a和502b与所述第一子像素501a至501d位于不同的列上，所述第三子像素503a至503d被划分成两行并被布置成两列，其中第一子像素501c和501d和第二子像素502a位于第三子像素503a至503d的两列之间。
[0102]第一子像素501a至501d被划分成两行并分别被布置在第一列和第四列中。第二子像素502a和502b分别被布置在第三列和第六列中。第三子像素503a至503d被布置在第二列和第五列中。因此，包括在子像素阵列结构500中的第一子像素、第二子像素和第三子像素之间的数量之比为4:2:4。
[0103]在具有预定面积的子像素组505中，第一子像素501a至501d的面积、第二子像素502a和502b的面积与第三子像素503a至503d的面积可以相同。第一子像素501a至501d具有相同的面积。换句话说，第一子像素50 Ia至50 Id的每一个具有第一子像素501a至501d的总面积的四分之一。第二子像素502a和502b具有相同的面积。换句话说，第二子像素502a和502b的每一个具有第二子像素502a和502b的总面积的一半。第三子像素503a至503d具有相同的面积。换句话说，第三子像素503a至503d的每一个具有第三子像素503a至503d的总面积的四分之一。
[0104]此外，子像素组505的第一子像素501a至501d以及第二子像素502a和502b可发射不同颜色的红(R)光和蓝(B)光，并且子像素组505的第三子像素503a至503d可发射绿(G)光。
[0105]例如，子像素组505的第一子像素501a至501d以及第二子像素502a和502b分别发射红光和蓝光。子像素组505的第三子像素503a至503d发射绿光。
[0106]子像素阵列结构500是包括子像素组505在第一行和第二行的每一行中重复地布置这样的结构。因此，在第五实施方式的子像素阵列结构500中，发射红光的第一子像素501a至501d的数量增加四倍，发射蓝光的第二子像素502a和502b的数量增加两倍，且发射具有高识别分辨率的绿光的第三子像素503a至503d的数量增加四倍。因此，与现有技术的通过将第一子像素21至第三子像素23(参照图2)每一个的数量增加四倍而获得高分辨率的子像素阵列结构20(参照图2)相比，在本发明的实施方式中，子像素的总数量减少，并且同样也能实现高分辨率。
[0107]图12是图解对应于图11的子像素组的基板的视图。所述显示装置可以是OLED或IXD，并且包括对应于图11的子像素组505的基板505 ’。参照图12，基板505，包括第一栅极线GLl和第二栅极线GL2、第一数据线DLl至第六数据线DL6、第一至第十像素电极501a’、501b’、501c’、501d’、502a’、502b’、503a’、503b’、503c’和503d’ 以及第一至第十驱动部551a、551b、551c、551d、552a、552b、553a、553b、553c和553d。
[0108]基板505’上的第一栅极线GLl和第二栅极线GL2沿着第一方向。第一数据线DLl至第六数据线DL6沿着与第一方向交叉的第二方向。
[0109]第一像素电极501a’至第四像素电极501d’位于对应于各个第一子像素501a至501d的区域处，第一像素电极501a’位于第一栅极线GLl附近以及第一数据线DLl和第二数据线DL2之间，第二像素电极501b’位于第一栅极线GLl和第二栅极线GL2之间(或位于第二栅极线GL2附近)以及第一数据线DLl和第二数据线DL2之间，第三像素电极501c’位于第一栅极线GLl附近以及第四数据线DL4和第五数据线DL5之间，第四像素电极501d’位于第一栅极线GLl和第二栅极线GL2之间(或位于第二栅极线GL2附近)以及第四数据线DL4和第五数据线DL5之间。第五像素电极502a’位于对应于第三列上的第二子像素502a的区域处并且位于第一栅极线GLl处以及第三数据线DL3和第四数据线DL4之间。第六像素电极502b’位于对应于第六列上的第二子像素502b的区域处并且位于第一栅极线GLl处以及第六数据线DL6附近。第七至第十像素电极503a’至503d’位于对应于各个第三子像素503a至503d的区域处，第七像素电极503a’位于第一栅极线GLl附近以及第二数据线DL2和第三数据线DL3之间，第八像素电极503b’位于第一栅极线GLl和第二栅极线GL2之间(或位于第二栅极线GL2附近)以及第二数据线DL2和第三数据线DL3之间，第九像素电极503c’位于第一栅极线GLl附近以及第五数据线DL5和第六数据线DL6之间，第十像素电极503d’位于第一栅极线GLl和第二栅极线GL2之间(或位于第二栅极线GL2附近)以及第五数据线DL5和第六数据线DL6之间。
[0110]第一驱动部551a连接至第一栅极线GLl、第一数据线DLl和第一像素电极501a’。第二驱动部551b连接至第二栅极线GL2、第一数据线DLl和第二像素电极501b’。第三驱动部551c连接至第一栅极线GL1、第四数据线DL4和第三像素电极501c’。第四驱动部551d连接至第二栅极线GL2、第四数据线DL4和第四像素电极501d’。第五驱动部552a连接至第二栅极线GL2、第三数据线DL3和第五像素电极502a，。第六驱动部552b连接至第二栅极线GL2、第六数据线DL6和第六像素电极502b’。第七驱动部553a连接至第一栅极线GLl、第二数据线DL2和第七像素电极503a ’。第八驱动部553b连接至第二栅极线GL2、第二数据线DL2和第八像素电极503b’。第九驱动部553c连接至第一栅极线GLl、第五数据线DL5和第九像素电极503c’。第十驱动部553d连接至第二栅极线GL2、第五数据线DL5和第十像素电极503d’。
[0111]或者，第五驱动部552a可连接至第一栅极线GLl、第三数据线DL3和第五像素电极502a’，且第六驱动部552b可连接至第一栅极线GL1、第六数据线DL6和第六像素电极502b’。
[0112]第一至第十驱动部551a至551d、552a、552b和553a至553d可分别包括至少一个薄膜晶体管和至少一个电容器。因此，与现有技术的通过将第一子像素21至第三子像素23(参照图2)每一个的数量增加四倍而获得高分辨率的子像素阵列结构20(参照图2)相比，在本发明的实施方式中，子像素的总数量减少，能够实现高分辨率，并且此外，驱动部的数量和数据线的数量减少，因此，能够增大开口率并降低功耗。
[0113]下面对第五实施方式的子像素阵列结构500的驱动方法进行说明。分别向对应于各个第一子像素501a至501d的第一像素电极501a’至第四像素电极501d’提供第一至第四数据信号。向对应于第二子像素502a的第五像素电极502a’提供第一采样数据信号，所述第一采样数据信号为两个数据信号的平均值。向对应于第二子像素502b的第六像素电极502b’提供第二采样数据信号，所述第二采样数据信号为两个数据信号的平均值。分别向对应于各个第三子像素503a至503d的第七像素电极503a’至第十像素电极503d’提供第五至第八数据信号。
[0114]详细来说，当向第一栅极线GLl提供第一栅极信号时，通过第一驱动部551a将第一数据信号从第一数据线DLl提供至第一像素电极501a’，通过第七驱动部553a将第五数据信号从第二数据线DL2提供至第七像素电极503a’，通过第三驱动部551c将第三数据信号从第四数据线DL4提供至第三像素电极501c’，并且通过第七驱动部553c将第七数据信号从第五数据线DL5提供至第九像素电极503c’。
[0115]接下来，当向第二栅极线GL2提供第二栅极信号时，通过第二驱动部551b将第二数据信号从第一数据线DLl提供至第二像素电极501b’，通过第八驱动部553b将第六数据信号从第二数据线DL2提供至第八像素电极503b’，通过第五驱动部552a将第一采样数据信号从第三数据线DL3提供至第五像素电极502a’，通过第四驱动部551d将第四数据信号从第四数据线DL4提供至第四像素电极501d’，通过第十驱动部553d将第八数据信号从第五数据线DL5提供至第十像素电极503d’，并且通过第六驱动部552b将第二采样数据信号从第六数据线DL6提供至第六像素电极502b’。
[0116]图13是图解根据本发明的第六实施方式的子像素阵列结构的视图。第六实施方式的子像素阵列结构600包括子像素组605，子像素组605包括第一子像素601a和601b、第二子像素602以及第三子像素603a至603d，所述第二子像素602与所述第一子像素601a和601b位于不同的列上，所述第三子像素603a至603d被划分成两行并被布置成两列，其中第一子像素601b和第二子像素602位于第三子像素603a至603d的两列之间。
[0117]详细来说，按照与第二实施方式不同的方式，第一子像素60Ia和60 Ib分别被布置在第一列和第四列中，并且第一子像素的部分601a和601b通过第一桥接部Brl连接至彼此。第二子像素602被布置在第三列中，且第三子像素603a至603d被布置在第二列和第五列中。因此，包括在子像素阵列结构600中的第一子像素、第二子像素和第三子像素之间的数量之比为1: 1:4。
[0118]在具有预定面积的子像素组605中，第一子像素601a和601b的面积、第二子像素602的面积与第三子像素603a至603d的面积可以相同。第三子像素603a至603d具有相同的面积。换句话说，第三子像素603a至603d的每一个具有第三子像素603a至603d的总面积的四分之一。
[0119]此外，子像素组605的第一子像素601a和601b以及第二子像素602能够发射不同颜色的红(R)光和蓝(B)光，并且子像素组605的第三子像素603a至603d能够发射绿(G)光。例如，子像素组605的第一子像素601a和601b以及第二子像素602分别发射红光和蓝光，且子像素组605的第三子像素603a至603d发射绿光。
[0120]子像素阵列结构600是包括子像素组605在第一行和第二行的每一行中重复地布置这样的结构。因此，在第六实施方式的子像素阵列结构600中，分别发射红光和蓝光的各个第一子像素601a和601b以及第二子像素602的数量保持不变，且发射具有高识别分辨率的绿光的第三子像素603a至603d的数量增加四倍。因此，与现有技术的通过将第一子像素21至第三子像素23(参照图2)每一个的数量增加四倍而获得高分辨率的子像素阵列结构20(参照图2)相比，在本发明的实施方式中，子像素的总数量减少，并且同样也能实现高分辨率。
[0121]图14是图解对应于图13的子像素组的基板的视图。所述显示装置可以是OLED或IXD，并且包括对应于图13的子像素组605的基板605’。基板605’包括第一栅极线GLl和第二栅极线GL2、第一数据线DLl至第五数据线DL5、第一至第七像素电极601a’、601b’、602’、603a’、603b’、603c’和603d’以及第一至第六驱动部651a、652、653a、653b、653c和653d。
[0122]基板605’上的第一栅极线GLl和第二栅极线GL2沿着第一方向。第一数据线DLl至第五数据线DL5沿着与第一方向交叉的第二方向。
[0123]第一像素电极601a’位于对应于第一列上的第一子像素601a的区域处并且位于第一栅极线GLl处以及第一数据线DLl和第二数据线DL2之间。第二像素电极601b’位于对应于第四列上的第一子像素601b的区域处并且位于第一栅极线GLl附近以及第四数据线DL4和第五数据线DL5之间。第三像素电极602’位于对应于第二子像素602的区域处并且位于第一栅极线GLl处以及第三数据线DL3和第四数据线DL4之间。第四至第七像素电极603a’至603d’位于对应于各个第三子像素603a至603d的区域处，第四像素电极603a’位于第一栅极线GLl附近以及第二数据线DL2和第三数据线DL3之间，第五像素电极603b’位于第一栅极线GLl和第二栅极线GL2之间(或位于第二栅极线GL2附近)以及第五数据线DL5附近，第六像素电极603c’位于第一栅极线GLl附近以及第二数据线DL2和第三数据线DL3之间，第七像素电极603d’位于第一栅极线GLl和第二栅极线GL2之间(或位于第二栅极线GL2附近)以及第五数据线DL5附近。
[0124]第一像素电极601a’和第二像素电极601b’通过第一桥接部Brl连接至彼此。第一桥接部Brl沿着第一像素电极601a’和第二像素电极601b’的上侧边缘布置，并且分别通过第一接触孔CHl和第二接触孔CH2电连接至第一像素电极601a’和第二像素电极601b’。第一接触孔CHl和第二接触孔CH2形成于第一像素电极601a’和第二像素电极601b’上。
[0125]第一驱动部651a连接至第二栅极线GL2、第一数据线DLl和第一像素电极601a’。第二驱动部652连接至第二栅极线GL2、第三数据线DL3和第三像素电极602’。第三驱动部653a连接至第一栅极线GLl、第二数据线DL2和第四像素电极603a’。第四驱动部653b连接至第二栅极线GL2、第二数据线DL2和第五像素电极603b’。第五驱动部653c连接至第一栅极线GL1、第五数据线DL5和第六像素电极603c’。第六驱动部653d连接至第二栅极线GL2、第五数据线DL5和第七像素电极603d’。
[0126]或者，第二驱动部652可连接至第一栅极线GL1、第三数据线DL3和第三像素电极602’。第一至第六驱动部651a、652和653a至653d可分别包括至少一个薄膜晶体管和至少一个电容器。
[0127]因此，与现有技术的通过将第一子像素21至第三子像素23(参照图2)每一个的数量增加四倍而获得高分辨率的子像素阵列结构20(参照图2)相比，在本发明的实施方式中，子像素的总数量减少，能够实现高分辨率。此外，在本发明的实施方式中，驱动部的数量和数据线的数量减少，因此，能够增大开口率并降低功耗。
[0128]下面对第六实施方式的子像素阵列结构600的驱动方法进行说明。分别向对应于各个第三子像素603a至603d的第四像素电极603a’至第七像素电极603d’提供第一至第四数据信号。向对应于第一子像素601a和601b并通过第一桥接部Brl连接至彼此的第一像素电极601a’和第二像素电极601b’提供第一采样数据信号，所述第一采样数据信号为四个数据信号的平均值。向对应于第二子像素602的第三像素电极602 ’提供第二采样数据信号，所述第二采样数据信号为四个数据信号的平均值。
[0129]详细来说，当向第一栅极线GLl提供第一栅极信号时，通过第三驱动部653a将第一数据信号从第二数据线DL2提供至第四像素电极603a’，并且通过第五驱动部653c将第三数据信号从第五数据线DL5提供至第六像素电极603c’。
[0130]接下来，当向第二栅极线GL2提供第二栅极信号时，通过第一驱动部651a将第一采样数据信号从第一数据线DLl提供至通过第一桥接部Brl连接至彼此的第一像素电极601a’和第二像素电极601b’，通过第四驱动部653b将第二数据信号从第二数据线DL2提供至第五像素电极603b’，通过第二驱动部652将第二采样数据信号从第三数据线DL3提供至第三像素电极602’，通过第六驱动部653d将第四数据信号从第五数据线DL5提供至第七像素电极603d，。
[0131]图15是图解根据本发明的第七实施方式的子像素阵列结构的视图。第七实施方式的子像素阵列结构700包括子像素组705，子像素组705包括第一子像素701a和701b、第二子像素702a和702b以及第三子像素703a至703d，所述第二子像素702a和702b与所述第一子像素701a和701b位于不同的列上，所述第三子像素703a至703d被划分成两行并被布置成两列，其中第一子像素701b和第二子像素702a位于第三子像素703a至703d的两列之间。
[0132]详细来说，按照与第四实施方式不同的方式，第一子像素701a和701b分别被布置在第一列和第四列中，并且第一子像素的部分701a和701b通过第一桥接部Brl连接至彼此。第二子像素702a和702b分别被布置在第三列和第六列中，并且第二子像素的部分702a和702b通过第二桥接部Br2连接至彼此。第三子像素703a至703d被布置在第二列和第五列中。因此，包括在子像素阵列结构700中的第一子像素、第二子像素和第三子像素之间的数量之比为1: 1:4。
[0133]在具有预定面积的子像素组705中，第一子像素701a和701b的面积、第二子像素702a和702b的面积与第三子像素703a至703d的面积可以相同。第三子像素703a至703d具有相同的面积。换句话说，第三子像素703a至703d的每一个具有第三子像素703a至703d的总面积的四分之一。
[0134]此外，子像素组705的第一子像素701a和701b以及第二子像素702a和702b能够发射不同颜色的红(R)光和蓝(B)光。子像素组705的第三子像素703a至703d能够发射绿(G)光。
[0135]例如，子像素组705的第一子像素701a和701b以及第二子像素702a和702b分别发射红光和蓝光。子像素组705的第三子像素703a至703d发射绿光。
[0136]子像素阵列结构700是包括子像素组705在第一行和第二行的每一行中重复地布置这样的结构。因此，在第七实施方式的子像素阵列结构700中，发射红光的各个第一子像素701a和701b以及发射蓝光的第二子像素702a和702b的数量保持不变，且发射具有高识别分辨率的绿光的第三子像素703a至703d的数量增加四倍。因此，与现有技术的通过将第一子像素21至第三子像素23(参照图2)每一个的数量增加四倍而获得高分辨率的子像素阵列结构20(参照图2)相比，在本发明的实施方式中，子像素的总数量减少，并且同样也能实现高分辨率。
[0137]图16是图解对应于图15的子像素组的基板的视图。所述显示装置可以是OLED或IXD，并且包括对应于图15的子像素组705的基板705’。基板705’包括第一栅极线GLl和第二栅极线GL2、第一数据线DLl至第六数据线DL6、第一至第八像素电极701a’、701b’、702a’、702b’、703a’、703b’、703c’和703d’ 以及第一至第六驱动部751a、752a、753a、753b、753c和753d。
[0138]基板705’上的第一栅极线GLl和第二栅极线GL2沿着第一方向。第一数据线DLl至第六数据线DL6沿着与第一方向交叉的第二方向。
[0139]第一像素电极701a’位于对应于第一列上的第一子像素701a的区域处并且位于第一栅极线GLl处以及第一数据线DLl和第二数据线DL2之间。第二像素电极701b’位于对应于第四列上的第一子像素701b的区域处并且位于第一栅极线GLl处以及第四数据线DL4和第五数据线DL5之间。第三像素电极702a’位于对应于第三列上的第二子像素702a的区域处并且位于第一栅极线GLl处以及第三数据线DL3和第四数据线DL4之间。第四像素电极702b’位于对应于第六列上的第二子像素702b的区域处并且位于第一栅极线GLl处以及第六数据线DL6附近。第五至第八像素电极703a’至703d’位于对应于各个第三子像素703a至703d的区域处，第五像素电极703a’位于第一栅极线GLl附近以及第二数据线DL2和第三数据线DL3之间，第六像素电极703b’位于第一栅极线GLl和第二栅极线GL2之间(或位于第二栅极线GL2附近)以及第二数据线DL2和第三数据线DL3之间，第七像素电极703c’位于第一栅极线GLl附近以及第五数据线DL5和第六数据线DL6之间，第八像素电极703d’位于第一栅极线GLl和第二栅极线GL2之间(或位于第二栅极线GL2附近)以及第五数据线DL5和第六数据线DL6之间。
[0140]第一像素电极701a’和第二像素电极701b’通过第一桥接部Brl连接至彼此。第三像素电极702a’和第四像素电极702b’通过第二桥接部Br2连接至彼此。
[0141]第一桥接部Brl沿着第一像素电极701a’和第二像素电极701b’的上侧边缘布置，并且分别通过第一接触孔CHl和第二接触孔CH2电连接至第一像素电极701a’和第二像素电极701b’。第一接触孔CHl和第二接触孔CH2形成于第一像素电极701a’和第二像素电极701b’上。
[0142]第二桥接部Br2沿着第三像素电极702a’和第四像素电极702b’的下侧边缘布置，并且分别通过第三接触孔CH3和第四接触孔CH4电连接至第三像素电极702a’和第四像素电极702b’。第三接触孔CH3和第四接触孔CH4形成于第三像素电极702a’和第四像素电极702b’上。
[0143]第一驱动部751a连接至第二栅极线GL2、第一数据线DLl和第一像素电极701a’。第二驱动部752a连接至第一栅极线GLl、第三数据线DL3和第三像素电极702a’。第三驱动部753a连接至第一栅极线GLl、第二数据线DL2和第五像素电极703a’。第四驱动部753b连接至第二栅极线GL2、第二数据线DL2和第六像素电极703b’。第五驱动部753c连接至第一栅极线GL1、第五数据线DL5和第七像素电极703c’。第六驱动部753d连接至第二栅极线GL2、第五数据线DL5和第八像素电极703d’。
[0144]或者，第二驱动部752a可连接至第二栅极线GL2、第三数据线DL3和第三像素电极702a，。
[0145]第一至第六驱动部751a、752a和753a至753d可分别包括至少一个薄膜晶体管和至少一个电容器。
[0146]因此，与现有技术的通过将第一子像素21至第三子像素23(参照图2)每一个的数量增加四倍而获得高分辨率的子像素阵列结构20(参照图2)相比，在本发明的实施方式中，子像素的总数量减少，能够实现高分辨率。此外，在本发明的实施方式中，驱动部的数量和数据线的数量减少，因此，能够增大开口率并降低功耗。
[0147]下面对第七实施方式的子像素阵列结构700的驱动方法进行说明。分别向对应于各个第三子像素703a至703d的第四像素电极703a’至第八像素电极703d’提供第一至第四数据信号。向对应于第一子像素701a和701b并通过第一桥接部Brl连接至彼此的第一像素电极701a’和第二像素电极701b’提供第一采样数据信号，所述第一采样数据信号为四个数据信号的平均值。向对应于第二子像素702a和702b并通过第二桥接部Br2连接至彼此的第三像素电极702a’和第四像素电极702b’提供第二采样数据信号，所述第二采样数据信号为四个数据信号的平均值。
[0148]详细来说，当向第一栅极线GLl提供第一栅极信号时，通过第三驱动部753a将第一数据信号从第二数据线DL2提供至第五像素电极703a’，通过第二驱动部752a将第二采样数据信号从第三数据线DL3提供至通过第二桥接部Br2连接至彼此的第三像素电极702a’和第四像素电极702b’，并且通过第五驱动部753c将第三数据信号从第五数据线DL5提供至第七像素电极703c’。
[0149]接下来，当向第二栅极线GL2提供第二栅极信号时，通过第一驱动部751a将第一采样数据信号从第一数据线DLl提供至通过第一桥接部Brl连接至彼此的第一像素电极701a’和第二像素电极701b’，通过第四驱动部753b将第二数据信号从第二数据线DL2提供至第六像素电极703b’，并且通过第六驱动部753d将第四数据信号从第五数据线DL5提供至第八像素电极703d’。
[0150]图17是图解根据本发明的第八实施方式的子像素阵列结构的视图。第八实施方式的子像素阵列结构800包括子像素组805，子像素组805包括分别布置在第一列至第三列中的第一子像素801至第三子像素803、和第四子像素804a和804b，所述第四子像素804a和804b被划分成两行并被布置在第四列中。因此，包括在子像素阵列结构800中的第一子像素、第二子像素、第三子像素和第四子像素之间的数量之比为1: 1: 1: 2。
[0151]在具有预定面积的子像素组805中，第一子像素801的面积、第二子像素802的面积、第三子像素803的面积与第四子像素804a和804b的面积可以相同，第四子像素804a和804b的每一个的面积可以是第一子像素801至第三子像素803的每一个的面积的一半。
[0152]此外，子像素组805的第一子像素801至第三子像素803能够发射不同颜色的红(R)光、绿(G)光和蓝(B)光，例如，分别发射红光、绿光和蓝光。子像素组805的第四子像素804a和804b能够发射白(W)光。
[0153]子像素阵列结构800是包括子像素组805在第一行和第二行的每一行中重复地布置这样的结构。因此，在第八实施方式的子像素阵列结构800中，分别发射红光、绿光和蓝光的第一子像素801至第三子像素803每一个的数量保持不变，且发射提高亮度的白光的第四子像素804a和804b的数量增加两倍。因此，可以更精细地调节亮度并且可以显示清晰的图像。
[0154]图18是图解对应于图17的子像素组的基板的视图。所述显示装置可以是OLED或IXD，并且包括对应于图17的子像素组805的基板805 ’。参照图18，基板805，包括第一栅极线GLl和第二栅极线GL2、第一数据线DLl至第四数据线DL4、第一至第五像素电极801’、802’、803’、804a’和804b’以及第一至第五驱动部851、852、853、854a和854b。
[0155]基板805’上的第一栅极线GLl和第二栅极线GL2沿着第一方向。第一数据线DLl至第四数据线DL4沿着与第一方向交叉的第二方向。
[0156]第一像素电极801’位于对应于第一列上的第一子像素801的区域处并且位于第一栅极线GLl处以及第一数据线DLl和第二数据线DL2之间。第二像素电极802’位于对应于第二列上的第二子像素802的区域处并且位于第一栅极线GLl处以及第二数据线DL2和第三数据线DL3之间。第三像素电极803’位于对应于第三列上的第三子像素803的区域处并且位于第一栅极线GLl处以及第三数据线DL3和第四数据线DL4之间。第四至第五像素电极804a’和804b’位于对应于各个第四子像素804a和804b的区域处，第四像素电极804a’位于第一栅极线GLl附近以及第四数据线DL4附近，第五像素电极804b’位于第一栅极线GLl和第二栅极线GL2之间(或位于第二栅极线GL2附近)以及第四数据线DL4附近。
[0157]第一驱动部851连接至第二栅极线GL2、第一数据线DLl和第一像素电极801’。第二驱动部852连接至第二栅极线GL2、第二数据线DL2和第二像素电极802’。第三驱动部853连接至第二栅极线GL2、第三数据线DL3和第三像素电极803’。第四驱动部854a连接至第一栅极线GL1、第四数据线DL4和第四像素电极804a’。第五驱动部854b连接至第二栅极线GL2、第四数据线DL4和第五像素电极804b’。
[0158]或者，第一驱动部851可连接至第一栅极线GL1、第一数据线DLl和第一像素电极801’。第二驱动部852可连接至第一栅极线GL1、第二数据线DL2和第二像素电极802’。第三驱动部853可连接至第一栅极线GL1、第三数据线DL3和第三像素电极803’。
[0159]第一至第五驱动部851至853、854a和854b可分别包括至少一个薄膜晶体管和至少一个电容器。
[0160]下面对第八实施方式的子像素阵列结构800的驱动方法进行说明。分别向对应于各个第四子像素804a和804b的第四像素电极804a’和第五像素电极804b’提供第一和第二数据信号。向对应于第一子像素801至第三子像素803的第一像素电极801’至第三像素电极803 ’提供第一至第三采样数据信号，所述第一至第三采样数据信号各自为两个数据信号的平均值。
[0161]详细来说，当向第一栅极线GLl提供第一栅极信号时，通过第四驱动部854a将第一数据信号从第四数据线DL4提供至第四像素电极804a’。接下来，当向第二栅极线GL2提供第二栅极信号时，通过第一驱动部851将第一采样数据信号从第一数据线DLl提供至第一像素电极801，，通过第二驱动部852将第二采样数据信号从第二数据线DL2提供至第二像素电极802’，通过第三驱动部853将第三采样数据信号从第三数据线DL3提供至第三像素电极803’，并且通过第五驱动部854b将第二数据信号从第四数据线DL4提供至第五像素电极804b，。
[0162]图19是图解根据本发明的第九实施方式的子像素阵列结构的视图。第九实施方式的子像素阵列结构900包括子像素组905，子像素组905包括分别布置在第一列、第三列和第五列中的第一子像素901、第二子像素902和第三子像素903;以及第四子像素904a至904d，所述第四子像素904a至904d被划分成两行并被布置在第二列和第四列中。因此，包括在子像素阵列结构900中的第一子像素、第二子像素、第三子像素和第四子像素之间的数量之比为1:1:1:4。
[0163]在具有预定面积的子像素组905中，第一子像素901的面积、第二子像素902的面积、第三子像素903的面积与第四子像素904a至904d的面积可以相同，第四子像素904a至904d的每一个的面积可以是第一子像素901至第三子像素903的每一个的面积的四分之一。
[0164]此外，子像素组905的第一子像素901至第三子像素903能够发射不同颜色的红(R)光、绿(G)光和蓝(B)光，例如，分别发射红光、蓝光和绿光。子像素组905的第四子像素904a至904d能够发射白(W)光。子像素阵列结构900是包括子像素组905在第一行和第二行的每一行中重复地布置这样的结构。
[0165]因此，在第九实施方式的子像素阵列结构900中，分别发射红光、蓝光和绿光的第一子像素901至第三子像素903每一个的数量保持不变，且发射提高亮度的白光的第四子像素904a至904d的数量增加四倍。因此，可以更精细地调节亮度并且可以显示清晰的图像。
[0166]图20是图解对应于图19的子像素组的基板的视图。所述显示装置可以是OLED或IXD，并且包括对应于图19的子像素组905的基板905’。基板905’包括第一栅极线GLl和第二栅极线GL2、第一数据线DLl至第五数据线DL5、第一至第七像素电极901’、902’、903’和904a’至904d’以及第一至第七驱动部951、952、953和954a至954d。
[0167]基板905’上的第一栅极线GLl和第二栅极线GL2沿着第一方向。第一数据线DLl至第五数据线DL5沿着与第一方向交叉的第二方向。
[0168]第一像素电极901’位于对应于第一列上的第一子像素901的区域处并且位于第一栅极线GLl处以及第一数据线DLl和第二数据线DL2之间。第二像素电极902’位于对应于第三列上的第二子像素902的区域处并且位于第一栅极线GLl处以及第三数据线DL3和第四数据线DL4之间。第三像素电极903’位于对应于第五列上的第三子像素903的区域处并且位于第一栅极线GLl处以及第五数据线DL5附近。第四至第七像素电极904a’至904d’位于对应于各个第四子像素904a至904d的区域处，第四像素电极904a’位于第一栅极线GLl附近以及第二数据线DL2和第三数据线DL3之间，第五像素电极904b’位于第一栅极线GLl和第二栅极线GL2之间(或位于第二栅极线GL2附近)以及第二数据线DL2和第三数据线DL3之间，第六像素电极904c’位于第一栅极线GLl附近以及第四数据线DL4和第五数据线DL5之间，第七像素电极904d’位于第一栅极线GLl和第二栅极线GL2之间(或位于第二栅极线GL2附近)以及第四数据线DL4和第五数据线DL5之间。
[0169]第一驱动部951连接至第二栅极线GL2、第一数据线DLl和第一像素电极901’。第二驱动部952连接至第二栅极线GL2、第三数据线DL3和第二像素电极902’。第三驱动部953连接至第二栅极线GL2、第五数据线DL5和第三像素电极903’。第四驱动部954a连接至第一栅极线GL1、第二数据线DL2和第四像素电极904a’。第五驱动部954b连接至第二栅极线GL2、第二数据线DL2和第五像素电极904b’。第六驱动部954c连接至第一栅极线GL1、第四数据线DL4和第六像素电极904c’。第七驱动部954d连接至第二栅极线GL2、第四数据线DL4和第七像素电极904d’。
[0170]或者，第一驱动部951可连接至第一栅极线GL1、第一数据线DLl和第一像素电极901’。第二驱动部952可连接至第一栅极线GLl、第三数据线DL3和第二像素电极902’。第三驱动部953可连接至第一栅极线GL1、第五数据线DL5和第三像素电极903’。第一至第七驱动部951至953和954a至954d可分别包括至少一个薄膜晶体管和至少一个电容器。
[0171]下面对第九实施方式的子像素阵列结构900的驱动方法进行说明。分别向对应于各个第四子像素904a至904d的第四像素电极904a’至第七像素电极904d’提供第一至第四数据信号。向对应于第一子像素901至第三子像素903的第一像素电极901’至第三像素电极903’提供第一至第三采样数据信号，所述第一至第三采样数据信号各自为四个数据信号的平均值。
[0172]详细来说，当向第一栅极线GLl提供第一栅极信号时，通过第四驱动部954a将第一数据信号从第二数据线DL2提供至第四像素电极904a’，并且通过第六驱动部954c将第三数据信号从第四数据线DL4提供至第六像素电极904c ’。
[0173]接下来，当向第二栅极线GL2提供第二栅极信号时，通过第一驱动部951将第一采样数据信号从第一数据线DLl提供至第一像素电极901’，通过第五驱动部954b将第二数据信号从第二数据线DL2提供至第五像素电极904b’，通过第二驱动部952将第二采样数据信号从第三数据线DL3提供至第二像素电极902’，通过第七驱动部954d将第四数据信号从第四数据线DL4提供至第七像素电极904d’，并且通过第三驱动部953将第三采样数据信号从第五数据线DL5提供至第三像素电极903’。
[0174]在不脱离本发明的精神或范围的情况下，可以对本发明的显示装置进行各种修改和变化，这对于本领域技术人员来说是显而易见的。因而，本发明意在涵盖落入所附权利要求范围及其等价范围内的上述描述的修改和变化。
【主权项】
1.一种显示装置，包括: 基板，所述基板包括多条栅极线和与所述多条栅极线交叉的多条数据线;和 子像素阵列结构，所述子像素阵列结构包括与所述基板对应的子像素组，其中所述子像素组包括: 第一子像素； 第二子像素，所述第二子像素与所述第一子像素位于不同的列上;和 第三子像素，所述第三子像素被划分为两行两列，其中所述第一子像素和所述第二子像素的至少一个位于所述第三子像素的两列之间。2.根据权利要求1所述的显示装置，其中所述第一子像素位于第一列中，所述第二子像素位于第三列中，并且所述第三子像素位于第二列和第四列中，并且 其中所述第一子像素、所述第二子像素和所述第三子像素的数量之比为1: 1:4。3.根据权利要求1所述的显示装置，其中所述第一子像素位于第一列和第四列中，所述第二子像素位于第三列中，并且所述第三子像素位于第二列和第五列中，并且 其中所述第一子像素、所述第二子像素和所述第三子像素的数量之比为2:1:4。4.根据权利要求1所述的显示装置，其中所述第一子像素位于第一列和第四列中，所述第二子像素位于第三列和第六列中，并且所述第三子像素位于第二列和第五列中，并且 其中所述第一子像素、所述第二子像素和所述第三子像素的数量之比为2:2:4。5.根据权利要求1所述的显示装置，其中所述第一子像素被划分为两行并且位于第一列和第四列中，所述第二子像素位于第三列中，并且所述第三子像素位于第二列和第五列中，并且 其中所述第一子像素、所述第二子像素和所述第三子像素的数量之比为4:1:4。6.根据权利要求1所述的显示装置，其中所述第一子像素位于第一列和第四列中并且连接至彼此，所述第二子像素位于第三列中，并且所述第三子像素位于第二列和第五列中，并且 其中所述第一子像素、所述第二子像素和所述第三子像素的数量之比为1: 1:4。7.根据权利要求1所述的显示装置，其中所述第一子像素被划分为两行并且位于第一列和第四列中，所述第二子像素位于第三列和第六列中，并且所述第三子像素位于第二列和第五列中，并且 其中所述第一子像素、所述第二子像素和所述第三子像素的数量之比为4:2:4。8.根据权利要求1所述的显示装置，其中所述第一子像素位于第一列和第四列中并且连接至彼此，所述第二子像素位于第三列和第六列中并且连接至彼此，并且所述第三子像素位于第二列和第五列中， 其中所述第一子像素、所述第二子像素和所述第三子像素的数量之比为1: 1:4。9.根据权利要求1所述的显示装置，其中所述第三子像素的每一个的面积具有相同的尺寸。10.根据权利要求1所述的显示装置，其中所述第一子像素和所述第二子像素发射颜色彼此不同的光。11.根据权利要求2所述的显示装置，其中所述第一子像素和所述第二子像素发射颜色彼此不同的光，所发射的颜色不同的光为红光或蓝光，并且所述第三子像素发射比率为1:1的绿光和白光。12.根据权利要求5所述的显示装置，其中所述第二子像素发射蓝光，所述第三子像素发射绿光，并且所述第一子像素发射比率为I: I的红光和白光。13.根据权利要求2所述的显示装置，进一步包括: 沿第一方向设置的所述多条栅极线之中的第一栅极线和第二栅极线； 沿与第一方向交叉的第二方向设置的所述多条数据线之中的第一数据线至第四数据线； 第一像素电极，所述第一像素电极位于对应于所述第一子像素的区域处并且位于所述第一栅极线处以及所述第一数据线和所述第二数据线之间； 第二像素电极，所述第二像素电极位于对应于所述第二子像素的区域处并且位于所述第一栅极线处以及所述第三数据线和所述第四数据线之间； 第三像素电极至第六像素电极，所述第三像素电极至第六像素电极位于对应于各个第三子像素的区域处，所述第三像素电极位于所述第一栅极线附近以及所述第二数据线和所述第三数据线之间，所述第四像素电极位于所述第二栅极线附近以及所述第二数据线和所述第三数据线之间，所述第五像素电极位于所述第一栅极线附近以及所述第四数据线附近，所述第六像素电极位于所述第二栅极线附近以及所述第四数据线附近;和 第一驱动部至第六驱动部，所述第一驱动部至第六驱动部分别连接至所述第一像素电极至第六像素电极。14.根据权利要求13所述的显示装置，其中所述第一驱动部连接至所述第二栅极线和所述第一数据线，所述第二驱动部连接至所述第一栅极线或所述第三栅极线和所述第三数据线，所述第三驱动部连接至所述第一栅极线和所述第二数据线，所述第四驱动部连接至所述第二栅极线和所述第二数据线，所述第五驱动部连接至所述第一栅极线和所述第四数据线，并且所述第六驱动部连接至所述第二栅极线和所述第四数据线。15.根据权利要求14所述的显示装置，其中分别向所述第三像素电极至第六像素电极提供第一数据信号至第四数据信号，并且分别向所述第一像素电极和所述第二像素电极提供第一采样数据信号和第二采样数据信号，所述第一采样数据信号和所述第二采样数据信号各自为四个数据信号的平均值。16.根据权利要求3所述的显示装置，进一步包括: 沿第一方向设置的所述多条栅极线之中的第一栅极线和第二栅极线； 沿与第一方向交叉的第二方向设置的所述多条数据线之中的第一数据线至第五数据线； 第一像素电极，所述第一像素电极位于对应于第一列中的所述第一子像素的区域处并且位于所述第一栅极线处以及所述第一数据线和所述第二数据线之间； 第二像素电极，所述第二像素电极位于对应于第四列中的所述第一子像素的区域处并且位于所述第一栅极线处以及所述第四数据线和所述第五数据线之间； 第三像素电极，所述第三像素电极位于对应于所述第二子像素的区域处并且位于所述第一栅极线处以及所述第三数据线和所述第四数据线之间； 第四像素电极至第七像素电极，所述第四像素电极至第七像素电极位于对应于各个第三子像素的区域处，所述第四像素电极位于所述第一栅极线附近以及所述第二数据线和所述第三数据线之间，所述第五像素电极位于所述第二栅极线附近以及所述第二数据线和所述第三数据线之间，所述第六像素电极位于所述第一栅极线附近以及所述第五数据线附近，所述第七像素电极位于所述第二栅极线附近以及所述第五数据线附近;和 第一驱动部至第七驱动部，所述第一驱动部至第七驱动部分别连接至所述第一像素电极至第七像素电极。17.根据权利要求16所述的显示装置，其中所述第一驱动部连接至所述第二栅极线和所述第一数据线，所述第二驱动部连接至所述第二栅极线和所述第四数据线，所述第三驱动部连接至所述第一栅极线或所述第二栅极线和所述第三数据线，所述第四驱动部连接至所述第一栅极线和所述第二数据线，所述第五驱动部连接至所述第二栅极线和所述第二数据线，所述第六驱动部连接至所述第一栅极线和所述第五数据线，并且所述第七驱动部连接至所述第二栅极线和所述第五数据线。18.根据权利要求17所述的显示装置，其中分别向所述第四像素电极至第七像素电极提供第一数据信号至第四数据信号，分别向所述第一像素电极和所述第二像素电极提供第一采样数据信号和第二采样数据信号，所述第一采样数据信号和所述第二采样数据信号各自为两个数据信号的平均值，并且向所述第三像素电极提供第三采样数据信号，所述第三采样数据信号为四个数据信号的平均值。19.根据权利要求4所述的显示装置，进一步包括: 沿第一方向设置的所述多条栅极线之中的第一栅极线和第二栅极线； 沿与第一方向交叉的第二方向设置的所述多条数据线之中的第一数据线至第六数据线； 第一像素电极，所述第一像素电极位于对应于第一列中的所述第一子像素的区域处并且位于所述第一栅极线处以及所述第一数据线和所述第二数据线之间； 第二像素电极，所述第二像素电极位于对应于第四列中的所述第一子像素的区域处并且位于所述第一栅极线处以及所述第四数据线和所述第五数据线之间； 第三像素电极，所述第三像素电极位于对应于第三列中的所述第二子像素的区域处并且位于所述第一栅极线处以及所述第三数据线和所述第四数据线之间； 第四像素电极，所述第四像素电极位于对应于第六列中的所述第二子像素的区域处并且位于所述第一栅极线处以及所述第六数据线附近； 第五像素电极至第八像素电极，所述第五像素电极至第八像素电极位于对应于各个第三子像素的区域处，所述第五像素电极位于所述第一栅极线附近以及所述第二数据线和所述第三数据线之间，所述第六像素电极位于所述第二栅极线附近以及所述第二数据线和所述第三数据线之间，所述第七像素电极位于所述第一栅极线附近以及所述第五数据线和所述第六数据线之间，所述第八像素电极位于所述第二栅极线附近以及所述第五数据线和所述第六数据线之间；和 第一驱动部至第八驱动部，所述第一驱动部至第八驱动部分别连接至所述第一像素电极至第八像素电极。20.根据权利要求19所述的显示装置，其中所述第一驱动部连接至所述第二栅极线和所述第一数据线，所述第二驱动部连接至所述第二栅极线和所述第四数据线，所述第三驱动部连接至所述第二栅极线和所述第三数据线，所述第四驱动部连接至所述第二栅极线和所述第六数据线，所述第五驱动部连接至所述第一栅极线和所述第二数据线，所述第六驱动部连接至所述第二栅极线和所述第二数据线，所述第七驱动部连接至所述第一栅极线和所述第五数据线，并且所述第八驱动部连接至所述第二栅极线和所述第五数据线。21.根据权利要求20所述的显示装置，其中分别向所述第五像素电极至第八像素电极提供第一数据信号至第四数据信号，并且分别向所述第一像素电极至第四像素电极提供第一采样数据信号至第四采样数据信号，所述第一采样数据信号至第四采样数据信号各自为两个数据信号的平均值。22.—种显示装置，包括: 基板； 在所述基板上的多条栅极线之中的第一栅极线和第二栅极线； 在所述基板上的多条数据线之中的第一数据线至第四数据线，所述多条数据线与所述多条栅极线交叉； 包括在所述基板中的第一像素电极，所述第一像素电极位于所述第一栅极线的每一侧以及所述第一数据线和所述第二数据线之间； 第二像素电极，所述第二像素电极位于所述第一栅极线的每一侧以及所述第三数据线和所述第四数据线之间； 第三像素电极至第六像素电极，所述第三像素电极位于所述第一栅极线附近以及所述第二数据线和所述第三数据线之间，所述第四像素电极位于所述第二栅极线附近以及所述第二数据线和所述第三数据线之间，所述第五像素电极位于所述第一栅极线附近以及所述第四数据线附近，所述第六像素电极位于所述第二栅极线附近以及所述第四数据线附近；和 第一驱动部至第六驱动部，所述第一驱动部至第六驱动部分别连接至所述第一像素电极至第六像素电极。23.根据权利要求22所述的显示装置，其中所述第一驱动部连接至所述第二栅极线和所述第一数据线，所述第二驱动部连接至所述第一栅极线或所述第三栅极线和所述第三数据线，所述第三驱动部连接至所述第一栅极线和所述第二数据线，所述第四驱动部连接至所述第二栅极线和所述第二数据线，所述第五驱动部连接至所述第一栅极线和所述第四数据线，并且所述第六驱动部连接至所述第二栅极线和所述第四数据线。24.根据权利要求23所述的显示装置，其中分别向所述第三像素电极至第六像素电极提供第一数据信号至第四数据信号，并且分别向所述第一像素电极和第二像素电极提供第一采样数据信号和第二采样数据信号，所述第一采样数据信号和第二采样数据信号各自为四个数据信号的平均值。
【文档编号】H01L27/32GK106067476SQ201610258355
【公开日】2016年11月2日
【申请日】2016年4月22日 公开号201610258355.X, CN 106067476 A, CN 106067476A, CN 201610258355, CN-A-106067476, CN106067476 A, CN106067476A, CN201610258355, CN201610258355.X
【发明人】尹在京, 洪尙杓
【申请人】乐金显示有限公司