胶体6’、第一芯片Cl’以及第二芯片C2。
[0140]详细而言，第一导电架F2’是由导电框体F2经过上述切割步骤而形成，并具有一底部与第一分隔板21a，其中底部包括第一导电部20a与第二导电部20b，且第一分隔板21a是凸出于第二导电部20b。
[0141]绝缘胶体6’设置于第一导电部20a与第二导电部20b之间，以连接于第一导电部20a与第二导电部20b，并使第一导电部20a与第二导电部20b电性绝缘。
[0142]要说明的是，经过上述的切割步骤以及注胶固化步骤之后，导电框体F2的底板20被切割而形成底部，且底部具有相互分隔设置的第一导电部20a与第二导电部20b。绝缘胶体6 ’设置于第一导电部20a与第二导电部20b之间，并使第一导电部20a与第二导电部20b相互绝缘。另外，第一分隔板21a仍与第二导电部20b电性连接。
[0143]第一芯片Cl’设置于第一导电部20a，且第一芯片Cl’的漏极IlOa通过导电的接合胶3电性连接于第一导电部20a。相似地，第二芯片C2设置于第二导电部20b，且第二芯片C2的漏极IlOb通过导电的接合胶3电性连接于第二导电部20b。
[0144]由于第一分隔板21a电性连接于第二导电部20b，因此第一分隔板21a是电性连接于第二芯片C2的漏极110b。另外，本实施例的芯片封装结构P2还包括一第二分隔板21b。第二分隔板21b是形成于第一导电架F2’的一侧，并电性连接于第一导电部20a。也就是说，第一芯片Cl’是位于第一分隔板21a与第二分隔板21b所定义出的容置区200内。
[0145]当芯片封装结构P2设置于电路板5’上，并应用于电压转换电路时，第一芯片Cl’的源极焊垫106a经由电路板5’、第一分隔板21a与第二导电部20b电性连接至第二芯片C2的漏极IlOb0
[0146]请参照图11，详细而言，电路板5’上设有多个接垫，这些接垫中至少有电压输入接垫51、高侧闸极接垫52、切换接垫53、低侧闸极接垫54以及接地接垫55。当芯片封装结构P2的正面(相反于第一导电架F2’底部的一侧)面向电路板5’而设置时，第二分隔板21b通过导电层22b与电压输入接垫51接合，而第一芯片Cl’的闸极焊垫105a是与高侧闸极接垫52接合。另外，第一芯片Cl’的源极焊垫106a以及第一分隔板21a上的导电层22a则与切换接垫53接合，而第二芯片C2的闸极焊垫105b与源极焊垫106b是分别接合于低侧闸极接垫54以及接地接垫55。据此，本实用新型实施例的芯片封装结构P2可直接应用于电压转换电路中。
[0147]请参照图12A及图12B。图12A显示本实用新型另一实施例的芯片封装结构应用于电路中的示意图。图12B显示本实用新型另一实施例的芯片封装结构的俯视示意图。
[0148]由图12A与图12B可看出，图12B中的芯片封装结构P2的各个焊垫可作为外部电路的接点。举例而言，控制元件RO的VIN接脚通过电路板5’上的线路配置，可电性连接至第二分隔板21b的导电层22b，GH接脚可电性连接至第一芯片Cl’的闸极焊垫105a、SW接脚可电性连接至第一芯片Cl’的源极焊垫106a以及第一分隔板21a的导电层22a，GL接脚可电性连接至第二芯片C2的闸极焊垫105b，而GND接脚可电性连接至第二芯片C2的源极焊垫106b。
[0149]也就是说，应用本实用新型实施例的芯片封装结构的制造方法所制作的芯片封装结构，已借助导电架建立了芯片之间的电性连接。因此，本实用新型实施例的芯片封装结构实际上为电路元件的半成品，而可直接应用于电路中。
[0150]请参照图13A与图13B。图13A显示本实用新型另一实施例的芯片封装结构应用于电路中的示意图。图13B显示本实用新型另一实施例的芯片封装结构的俯视示意图。
[0151]图13A显示另一种电压转换电路。相较于图12A的电压转换电路，在图13A的电路图中，使用了三个功率晶体管，其中一个为高侧的功率晶体管(high-side M0SFET)，而另外两个为低侧的功率晶体管(low-side M0SFET)。
[0152]在本实施例中，借助适当的设计切割位置可形成应用于图13A中的芯片封装结构P3。芯片封装结构P3具有一个第一芯片Cl’与两个第二芯片C2’，其中两个第二芯片C2’的漏极都电性连接于于第二导电部20b。在本实施例中，执行切割步骤以形成芯片封装结构P3的切割方式和前一实施例相同。
[0153]另外，芯片封装结构中除了第一芯片与第二芯片之外，可更包括一第三芯片。详细而言，请参照图14A与图14B。图14A显示本实用新型另一实施例的芯片封装结构应用于电路中的示意图。图14B显示本实用新型另一实施例的芯片封装结构的俯视示意图。在图14A所示的电压转换电路中，除了应用高侧功率晶体管与低侧功率晶体管之外，低侧的功率晶体管并联一二极管。
[0154]图14B所示的芯片封装结构P4中除了第一芯片Cl’与第二芯片C2’之外，更包括一第三芯片C3，其中第一芯片Cl’设置于第一导电部20a，而第二芯片C2’与第三芯片C3设置于第二导电部20b，其中第二芯片C2’与第三芯片C3并通过第二导电部20b相互电性连接。在本实施例中，第一芯片Cl’与第二芯片C2’都为功率晶体管，而第三芯片C3为二极管。此外，第一芯片Cl’、第二芯片C2’与第三芯片C3可通过导电架以及电路板上已配置的线路层，依据图14A所示的电路图进行电性连接。
[0155]如图14A与图14B所示，第三芯片C3具有一焊垫30，和第二芯片C2’的源极焊垫106b都电性连接到控制元件RO的GND接脚。在本实施例中，执行切割步骤以形成封装结构P4的切割方式和前一实施例相同。
[0156]在其他实施例中，借助改变开口图案的形状与位置以及切割的位置可形成另一芯片封装结构。请参照图15A，显示本实用新型另一实施例的芯片封装结构在图8的步骤S220的局部仰视示意图。
[0157]相较于图9A的导电框体F2，图15A的导电框体F3的底面除了多个沿着第一方向Dl延伸的切割记号303a之外，更包括多个沿着第二方向D2延伸的切割记号304a，而多个切割记号304a是与多个第二切割槽304b并列。也就是说，切割记号303a与304a是分别沿着第一方向Dl与第二方向D2延伸。另外，切割记号304a与第二切割槽304b交替地排列。
[0158]在本实施例中，是将第一芯片Cl’、第二芯片C2、第三芯片C3’以及第四芯片C4共同封装，以应用在另一电压转换电路中。在本实施例中，第一芯片Cl’、第二芯片C2、第三芯片C3’以及第四芯片C4都为垂直式功率晶体管。
[0159]在图15A的实施例中，执行切割步骤时，在第一方向Dl上根据切割记号303a的位置沿着切割线L，以及在第二方向D2上根据切割记号304a的位置沿切割线L’执行切割步骤，以形成开口图案。本实施例所形成的开口图案包括沿第一方向Dl延伸的第一开槽(图中未示出)，以及沿第二方向D2延伸的第二开槽(图中未示出)。
[0160]请参照图15A，第一开槽与第二开槽彼此交错，而使第一芯片Cl’、第二芯片C2、第三芯片C3’以及第四芯片C4彼此电性绝缘。接着，如图8的步骤S221所述，在开口图案中注入绝缘胶。在注入绝缘胶之后，使绝缘胶固化，以形成绝缘图案6，从而使原本因切穿而分离的导电框体F3再度被黏合。
[0161]接着，请参照图15B，显示本实用新型另一实施例的芯片封装结构在图8的步骤S222中的局部仰视示意图。如图15B所示，根据第一切割槽303b与第二切割槽304b的位置，在第一方向Dl沿着第一切割线LI，与在第二方向D2沿着第二切割线L2切割导电框体F3，以形成相互分离的多个芯片封装结构P5。
[0162]请参照图16A与图16B。图16A显示本实用新型实施例的另一芯片封装结构的仰视示意图，此架构应用于多相控制或全桥整流。图16B显示本实用新型另一实施例的芯片封装结构应用于电路中的示意图。经上述切割步骤以及注胶固化步骤之后，芯片封装结构P5中包括一绝缘胶体6’，所述绝缘胶体由前述的绝缘图案6切割而形成。在本实施例中，绝缘胶体6’呈十字型，从而将导电架的底部分隔成多个导电部30a?30d。第一芯片Cl’、第二芯片C2、第三芯片C3’与第四芯片C4分别设置于多个导电部30a?30d上。
[0163]另外，导电架并具有多个分隔板，分别设置于导电部