n型锗生长结构和半导体器件的制作方法
【技术领域】
[0001]本实用新型属于半导体技术领域，具体的说是涉及一种η型锗生长结构和包括所述η型锗生长结构的半导体器件。
【背景技术】
[0002]锗(Ge)具有比硅(Si)更高的迀移率，即Ge的电子和空穴的迀移率分别是Si材料的2倍和4倍，且Ge能够提供更大的驱动电流和更快的开关速度。Ge的禁带宽度比Si小，相应地驱动电压也更低。因此，锗(Ge)具有比硅(Si)更好的光、电、热等性能，并且Ge器件工艺与Si微电子工艺兼容性良好，将Ge外延层生长在Si衬底上，制备光电器件，进而实现Si基光电集成，成为当前研究的热点和难点。
[0003]掺杂是制备器件用半导体材料的一个重要环节。P型Ge的空穴浓度较高(?120Cm 3量级)，而η型锗的电子浓度不高(?10 19cm 3量级)，因此，Ge沟道P型场效应管具有很好的性能，但Ge沟道N型场效应管的器件特性却并不理想，给器件性能带来不利影响。掺杂的方式有两种，一种是离子注入，还有一种是原位生长。对于离子注入掺杂，由于注入缺陷的作用，η型杂质离子如磷(P)、砷(As)和锑(As)在Ge中的激活率不高，并且扩散严重，导致η型锗的电子浓度较低，并且掺杂界面不陡峭，难以形成浅结。对于原位生长掺杂，由于生长周期较长，在生长的过程中，杂质离子向下扩散严重，掺杂电子浓度也难以提升。
【实用新型内容】
[0004]本实用新型的目的在于克服现有技术的上述不足，提供一种η型锗生长结构，以解决现有η型锗掺杂电子浓度低的技术问题。
[0005]本实用新型的另一目的是提供一种半导体器件，以解决现有含η型锗结构器件性能不佳的技术问题。
[0006]为了实现上述实用新型目的，作为本实用新型的一方面，本实用新型实施例提供了一种η型锗生长结构。所述η型锗生长结构包括Si衬底和依次生长在所述Si衬底表面的Si1 xGejl冲层、Ge本征层、Si阻挡层和η型Ge掺杂层；其中，所述χ是从过渡到O< X ^ 10
[0007]优选地，所述Si阻挡层为Si层、Si1 #\层或交替生长的Si皇层/Si ! zGez量子阱层形成的SVSi1 zGez超晶格阻挡层；其中，所述O < y彡0.3，所述O < z彡0.5。
[0008]进一步地，所述Si层的厚度为5-20纳米；
[0009]进一步地，所述Si1 yGey层的厚度为5-20纳米；
[0010]进一步地，所述Si皇层的厚度为5-20纳米；和/或所述Si1和2量子阱层的厚度为5-10纳米;
[0011]进一步地，所述SVSi1 zGez超晶格阻挡层中的所述超晶格周期数为3-10
[0012]优选地，所述η型Ge掺杂层的厚度为50-200纳米；和/或所述Ge本征层的厚度为50-2000纳米。
[0013]优选地，所述Si1 xGex缓冲层中的χ = 1，且所述Si i xGejl冲层的厚度为30-200纳米。
[0014]作为本实用新型的另一方面，提供了一种半导体器件。所述半导体器件包括本实用新型η型锗生长结构。
[0015]与现有技术相比，本实用新型η型锗生长结构通过在Ge本征层和η型Ge掺杂层之间增设Si阻挡层，该Si阻挡层能够有效阻碍η型杂质向Ge本征层扩散，从而提高η型Ge掺杂层的电子浓度，形成陡峭的掺杂界面。
[0016]本实用新型半导体器件由于包括本实用新型η型锗生长结构，这样，本实用新型半导体器件性能优异。
【附图说明】
[0017]图1是本实用新型η型锗生长结构示意图。
【具体实施方式】
[0018]为了使本实用新型要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合实施例和附图，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
[0019]本实用新型实施例提供一种η型掺杂电子浓度高的η型锗生长结构，其结构如图1所示，包括Si衬底100和依次生长在所述Si衬底100表面的Si1 xGex缓冲层200、Ge本征层300、Si阻挡层400和η型Ge掺杂层500。
[0020]其中，上述η型锗生长结构中的Si衬底100可以采用Si晶圆，Si晶圆为标准尺寸的工业化晶片，具体可以选用4英寸、6英寸或8英寸等规格。
[0021]上述Si1 xGex缓冲层200生长在Si衬底100与Ge本征层300之间起到缓冲的过渡作用，在一实施例中，Si1 xGex缓冲层200中的χ为O < χ < I中的任一某个数值，如在具体实施例中，x = 0.1,0.2,0.3,0.4,0.5,0.6,0.7,0.8,0.9、1 等任一数值。
[0022]在另一实施例中，该Si1 xGex缓冲层200的厚度控制在厚度为I微米以下。在具体实施例中，Si1 xGex缓冲层200中的χ = 1，且该Si I xGex缓冲层200的厚度为30_100nmo在Si1 xGex缓冲层200的生长过程中，气态生长源为锗烷(GeH4)，生长温度控制在300_400°C，气体流量控制在5-10sccm范围。
[0023]该各实施例中的Si1 xGex缓冲层200能有效释放Si和Ge之间的晶格失配应变，将位错限制在Si1 xGex缓冲层200内，以降低Ge本征层300的位错密度。
[0024]上述Ge本征层300的存在，能进一步降低Ge本征层300的位错密度，将Ge本征层300作为器件的有源区。在一实施例中，上述Ge本征层300的厚度控制为50-2000nm。在Ge本征层300的生长过程中，其气态生长源同为GeH4，但是生长温度比Si1 xGex缓冲层200要高，为500-650°C，气体流量为5-10sccm。
[0025]上述Si阻挡层400的存在，能有效阻碍η型Ge掺杂层500中的η型杂质向Ge本征层300扩散，从而提高η型Ge掺杂层的电子浓度。为了提高该Si阻挡层400的作用，在一实施例中，所述Si阻挡层可以是Si层、Si1 #\层或交替生长的Si皇层/Si ! zGez量子阱层形成的SVSi1 zGeJ§晶格阻挡层。
[0026]在具体实施例中，所述Si层的厚度为5-20纳米。
[0027]在另一具体实施例中，所述Si1 yGey*的y为0<y<0.3中的任一某个数值，如在具体实施例中，y = 0.1,0.2,0.25,0.3等任一数值。在实施例中，控制该Si1 yGey的厚度为5-20纳米。