专利名称：高压输出驱动器的制作方法
技术领域：
本发明的多个实施例方面涉及输出驱动器，在特定实施例中，涉及集成推挽式 (push-pull)高压输出驱动器。
背景技术：
输出驱动器是对连接有负载的输出端子进行驱动的电路。负载可以是被设计成执行具有特定电压或电流需求的特定应用的半导体或集成电路。一般而言，推挽式驱动器广泛用作输出驱动器。推挽式驱动器具有CMOS反相器的形式，该CMOS反相器包括在电源电压端子与地电压端子之间彼此串联的上拉PMOS晶体管和下拉NMOS晶体管。通常，电源电压端子与地电压端子分别连接至系统的电源和地。上述和其他问题对于输出驱动器和相关器件的制造和实施提出了挑战。
发明内容
多个示例实施例涉及驱动器电路，例如可以用于驱动总线或者连接至负载的驱动器电路。根据示例实施例，提供了一种高压驱动器电路(例如，针对轨到轨(rail to rail) 操作)。该高压驱动器包括高侧驱动器电路，包括连接在功率源与输出节点之间的两个晶体管，晶体管的源极或漏极彼此反串联(anti-series)连接。在一些实施方式中，晶体管之一的漏极连接至输出节点，另一个晶体管的漏极连接至功率源，晶体管的源极彼此连接 (反串联)。在其他实施方式中，晶体管之一的源极连接至输出节点，另一个晶体管的源极连接至功率源，并且晶体管的漏极彼此连接(反串联)。在本文中，在连接两个晶体管的情况下使用的术语“反串联”被定义为将晶体管的相应端子(如同FET的源极或漏极)互连；例如，当两个晶体管的相应源极/漏极相连接以提供有效短路，就像通过在公共节点互连而提供的有效短路或通过阻抗可忽略材料或结构而提供的有效短路那样时，这两个晶体管彼此反串联连接。当两个FET之一的源极与另一个FET的漏极互连时，或者当电路组件连接在两个FET的(源极或漏极)端子之间时，这两个FET不是反串联连接。高压驱动器还包括低侧驱动器电路，具有连接在输出节点与地之间的两个晶体管，晶体管的源极或漏极彼此连接。在一种实施方式中，晶体管之一的漏极连接至输出节点，另一个晶体管的漏极连接至地，晶体管的源极彼此连接。在另一实施方式中，晶体管之一的源极连接至输出节点，另一个晶体管的源极连接至地，晶体管的漏极彼此连接。高侧驱动器电路还包括连接在晶体管之一的源极与漏极之间的二极管、以及连接在另一个晶体管的源极与漏极之间的另一二极管。这些二极管与晶体管连接，以便在彼此相反的方向上防止功率源与输出节点之间的电流流动。低侧驱动器电路还包括连接在晶体管之一的源极与漏极之间的二极管、以及连接在另一个晶体管的源极与漏极之间的另一二极管。这些二极管与晶体管连接，以便在彼此相反的方向上防止功率源与输出节点之间的电流流动。
根据另一示例实施例，减轻或防止了可能导致驱动器的输出电压远低于或远高于其额定值的特定故障状况。上述驱动器电路被布置为当检测到故障状况时，阻止在驱动器的输出与与驱动器的地和/或电源连接之间的电流流动。驱动器电路通过使用反串联的晶体管和二极管来防止不期望的电流流动。当电路处于功能性模式时，成对的晶体管和二极管用于提供输出电压，而在电源与输出之间或者在输出与地之间无二极管电压降。根据本发明的另一示例实施例，高压驱动器电路包括功率源、地和输出节点，用于驱动例如总线或其他负载等输出电路。该电路包括高侧驱动器电路，高侧驱动器电路包括连接在功率源与输出节点之间的两个晶体管，晶体管的源极或漏极类似上述方式(例如， 反串联)彼此连接。该电路还包括低侧驱动器电路，低侧驱动器电路包括连接在输出节点与地之间的两个晶体管，晶体管的源极或漏极也类似上述方式彼此连接。在高侧驱动器电路中，在晶体管之一的源极与漏极之间连接二极管，在另一个晶体管的源极与漏极之间连接另一二极管。配置和布置相应的二极管，以在彼此相反的方向上防止功率源与输出节点之间的电流流动。在低侧驱动器电路中，在晶体管之一的源极与漏极之间连接二极管，在另一个晶体管的源极与漏极之间连接另一二极管。配置和布置相应的二极管，以在彼此相反的方向上防止输出节点与地之间的电流流动。控制电路配置为向高侧驱动器电路提供第一信号，以导通高侧驱动器电路的晶体管。控制电路还配置为向低侧驱动器电路提供第二信号，以导通低侧驱动器电路的晶体管。 输出节点配置为在高侧驱动器电路的晶体管或低侧驱动器电路的晶体管已经导通时提供输出信号。以上论述/概述不是要描述本公开的每个实施例或每一种实施方式。以下的附图和具体描述也举例描述了多个实施例。
结合附图考虑以下具体描述，可以更加完整地理解多个示例实施例，附图中图1示出了根据本公开示例实施例的高压驱动器；图2示出了根据本公开另一示例实施例的高压输出驱动器；图3示出了根据本公开再一示例实施例的高压输出驱动器；图4示出了根据本公开又一示例实施例的高压输出驱动器；图5示出了根据本发明另一示例实施例的连接至负载的高压输出驱动器。
具体实施例方式本发明可以具有多种修改和备选形式，附图中通过示例示出了特定方式，并且将对其进行具体描述。然而，应该理解，不是要将本发明限定到所描述的具体实施例。相反，目的是要覆盖落入本发明范围的所有修改、等同物和备选方式，包括权利要求中限定的方面。本发明的各个方面可应用多种不同类型的驱动器和有关电路，用于驱动多种不同类型的电路。本发明不一定受限于此，而是可以利用本文通过示例的论述来理解本发明的各个方面。本公开的多个方面涉及高压输出驱动器电路。该驱动器电路包括高侧电路和低侧电路。高侧电路位于电源电压与至输出驱动器的输出之间，低侧电路位于该输出与地之间。输出驱动器的组件布置为，使得当输出驱动器处于功能性模式时，电压降大体被限制到由电路中晶体管的导通电阻引起的电压降。当不处于功能性模式(处于非活跃模式)时， 输出驱动器中的二极管被布置为减小电源与输出之间以及输出与地之间的电流流动。通过将每个晶体管与二极管并联布置，来实现双重功能性在功能性模式期间限制电压降，以及在非活跃模式中防止电流流动。二极管和晶体管并联布置，以在栅源电压超过晶体管阈值电压时促进经过晶体管的电流流动，并在晶体管的栅极与源极短路时减小/防止电流流动 (例如，二极管几乎防止沿一个方向的全部电流流动，可能存在一些泄漏)。根据另一示例实施例，提供了具有轨到轨(rail to rail)高压能力的高压输出驱动器。该高压输出驱动器包括高侧驱动器电路和低侧驱动器电路，高压输出驱动器的输出位于在高侧驱动器电路与低侧驱动器电路之间。高侧驱动器电路包括反串联连接的两个功率组件。低侧驱动器电路也包括反串联连接的两个功率组件。每个功率组件包括晶体管和二极管。对于每个功率组件，二极管连接在晶体管的源极与漏极之间。高侧驱动器电路中的两个功率组件的晶体管的栅极相连。低侧驱动器电路中的两个功率组件的晶体管的栅极相连。在高侧驱动器电路中，晶体管之一的漏极连接至电源，另一个晶体管的漏极连接至高压输出驱动器的输出。高侧驱动器(例如，控制器)控制高侧驱动器电路的两个功率组件。在低侧驱动器电路中，晶体管之一的漏极连接至电源，另一个晶体管的漏极连接至低压输出驱动器的输出。低侧驱动器(例如，控制器)控制低侧驱动器电路的两个功率组件。当功率组件之一中的晶体管的栅源电压超过阈值时，晶体管导通电流。当功率组件之一中的晶体管的栅极和源极被短路时，没有电流从电源流向输出或沿相反方向流动。 通过功率组件的反串联布置实现了这种双向电流阻止。在一些更加特定的实施例中，功率组件包括MOS晶体管，可以是η型或ρ型晶体管。在多个实施例中，高侧驱动器电路和低侧驱动器电路的功率组件中的MOS晶体管不是相同类型的。在另一些实施例中，所有的四个MOS晶体管是相同类型的。η型或ρ型晶体管的使用影响到用于高侧驱动器电路和低侧驱动器电路的驱动器的配置和类型。在本公开的一些实施例中，提供了具有轨到轨高压能力的高压输出驱动器。高压输出驱动器包括高侧驱动器电路，高侧驱动器电路包括连接在功率源与驱动输出的输出节点之间的两个晶体管，晶体管的栅极与源极彼此连接，晶体管之一的漏极连接至输出节点， 另一个晶体管的漏极连接至功率源。高压输出驱动器还包括低侧驱动器电路，低侧驱动器电路包括连接在输出节点与地之间的两个晶体管，晶体管的栅极与源极彼此连接，晶体管之一的漏极连接至输出节点，并且另一个晶体管的漏极连接至地。高侧驱动器电路还包括连接在晶体管之一的源极与漏极之间的二极管、以及连接在另一个晶体管的源极与漏极之间的另一二极管。二极管连接至晶体管，使得在彼此相反的方向上防止功率源与输出节点之间的电流流动。低侧驱动器电路还包括连接在晶体管之一的源极与漏极之间的二极管、以及连接在另一个晶体管的源极与漏极之间的另一二极管。二极管连接至晶体管，使得在彼此相反的方向上防止功率源与输出节点之间的电流流动。参照图1，示出了根据本公开的高压驱动器100。高压驱动器100具有电源102、地 104和输出106。功率组件108和110反串联连接在电源102与输出106之间。功率组件 112和114反串联连接在输出106与地104之间。功率组件108和110连接至高侧驱动器 116，功率组件112和114连接至低侧驱动器118。功率组件108、110、112和114各自均包括晶体管。功率组件108和110中的晶体管的栅极彼此连接。功率组件112和114中的晶体管的栅极彼此连接。功率组件108、110、 112和114还包括二极管。功率组件108和110中的二极管实现为使得二极管是反串联的， 艮口，二极管面向相反方向。功率组件112和114中的二极管也实现为反串联。当功率组件中的晶体管的栅源电压超过晶体管的阈值时，功率组件导通电流。功率组件中出现的任何电压降是在功能性模式下高压驱动器100向输出106传送电流时晶体管的导通电阻导致的。当功率组件108和110中的晶体管的栅极与源极短路时，无电流从电源102流向输出106或沿相反方向流动。功率组件108和110被配置为通过功率组件内的二极管来减小电流流动。具体而言，第一二极管的阳极至阴极方向与第二二极管的阳极至阴极方向相反。当功率组件112和114中的晶体管的栅极与源极短路时，极少或根本无电流从输出106 流向地104或者沿相反方向流动。功率组件112和114被配置为通过在功率组件内布置二极管，使得功率组件112中的二极管的阳极至阴极方向与功率组件114中的二极管的阳极至阴极方向相反，来减小电流流动。在一些实施例中，在印刷电路板(PCB)上实现图1的高压驱动器。在发生印刷电路板的地从系统应用断开而输出106仍然连接至系统应用的故障状况时，高压驱动器的布置防止电路的输出取代PCB的地功能。此外，在发生PCB的电源从系统应用断开而输出106 仍然连接至系统应用的故障状况时，这种布置防止电路的输出取代PCB的电源功能。在一些实施例中，使用绝缘体上硅(SOI)技术来实现图1的驱动器。SOI的使用允许对电路部分和组件的隔离。每个晶体管和二极管的隔离带来了低寄生电容，并允许在超过工作电源电压范围时电路不受到正向偏置寄生二极管的妨碍。图2示出了根据本公开的高压驱动器的实施例。在图2中，高压驱动器200包括电池202、输出206和地204。两个pmos晶体管210和212布置在电池202与输出206之间，使得pmos晶体管210和212的栅极耦接。电池202连接至pmos晶体管210的漏极，输出206连接至晶体管212的漏极。电阻器216连接在pmos晶体管210和pmos晶体管212 两者的栅极与源极之间。电阻器216也连接至使能高侧驱动器232。二极管208的阳极连接至pmos晶体管210的漏极。二极管208的阴极连接至pmos晶体管210的源极。二极管214的阳极连接至pmos晶体管212的漏极。二极管214的阴极连接至晶体管212的源极。两个nmos晶体管220和222布置在输出206与地204之间，使得nmos晶体管220和 222的栅极耦接。输出连接至nmos 220的漏极，地204连接至晶体管222的漏极。电阻器 226连接在nmos晶体管220和nmos晶体管222两者的栅极与源极之间。电阻器226也连接至使能低侧驱动器230，这相应地驱动栅极和源极。二极管218的阳极连接至nmos晶体管220的源极，二极管218的阴极连接至nmos晶体管220的漏极。二极管224的阳极连接至nmos晶体管222的源极，二极管224的阴极连接至nmos晶体管222的漏极。使能低侧驱动器230连接至电池202，使能高侧驱动器232连接至地。在图2所示的示例实施例中，通过使电流经过连接在晶体管的栅极和源极之间的电阻器216，来向pmos晶体管210和212施加电压。类似地，通过使电流经过连接在晶体管的栅极和源极之间的电阻器226，来向nmos晶体管220和222施加电压。图2的高压驱动器电路200布置为使得在需要时电流可以沿所需方向流动。电路 200还布置为最小化电源或电池202与输出206之间的电压降。例如，当向高侧驱动器232 提供使能信号时，向晶体管210和212施加电压，使得晶体管210和212的栅源电压超过晶体管的导通阈值。电流经由晶体管210和212从电源202流向输出206。晶体管210和212 的导通电阻导致电压降。当晶体管210和212不导通时，二极管208和214成为可能的电流路径。然而，因为二极管是反串联布置的(即，二极管面向相反方向)，所以无论电流要流动的方向如何，二极管在路径中被布置为防止电流流动。这种布置允许在输出206处不希望有电流时，或者在由于故障状况已发生从而电流可能试图沿不希望的方向流动的情况下，减小或阻止电流流动。图3示出了根据本公开的示例实施例。在图3所示的示例实施例中，类似于图2 所示电路的高压驱动器电路300包括电荷泵334，电荷泵334响应于接收到使能高侧信号， 提供将晶体管310和312的栅极和源极短路所必需的电压。高压驱动器电路300使用四个 nmos晶体管，而不是两个nmos晶体管和两个pmos晶体管的组合。晶体管类型的改变要求对控制晶体管的驱动器进行改变。除了电荷泵334，高压驱动器电路300还包括用于禁用高侧驱动器的附加nmos晶体管336。图4示出了根据本发明实施例的具有轨到轨能力的高压驱动器400。高压驱动器 400包括电源402、地404和输出406。pmos晶体管408和410的栅极相连。pmos晶体管 408和410的源极彼此连接，并连接至使能高侧驱动器416。pmos晶体管408的漏极连接至电源402，pmos晶体管410的漏极连接至输出406。二极管412的阳极连接至电源402和 pmos晶体管408的漏极。二极管412的阴极连接至pmos晶体管408的源极。二极管414 的阳极连接至pmos晶体管410的漏极，二极管414的阴极连接至pmos晶体管414的源极。 nmos晶体管418和420的栅极彼此相连。nmos晶体管418和420的源极连接至使能低侧驱动器426，并且彼此相连。nmos晶体管420的漏极连接至地，nmos晶体管418的漏极连接至输出406。二极管422的阳极连接至nmos晶体管418的源极，二极管422的阴极连接至 nmos晶体管418的漏极。晶体管408、410、418和420连同二极管412、414、422和424的布置允许电路起作用，使得当晶体管导通时，晶体管的作用就像具有最小电压降的短路。当晶体管截止时，二极管用来防止任一方向上的电流流动。高压驱动器400被布置为，使得pmos 晶体管408和410 —起导通和截止。类似地，nmos晶体管418和420 —起导通和截止。通过使能高侧驱动器416来控制pmos晶体管408和410是否导通以允许电流从电源420流向输出406。类似地，通过使能低侧驱动器4 来控制npmos晶体管418和420是否导通以允许电流从输出406流向地404。图5示出了根据本公开另一示例实施例的连接至负载534 (例如总线或负载)的高压输出驱动器。高压输出驱动器500包括电源502、地504和输出506。pmos晶体管508 和510的栅极相连。pmos晶体管508和510的源极彼此连接并且连接至使能高侧驱动器 516。pmos晶体管508的漏极连接至电源502，pmos晶体管510的漏极连接至输出506。二极管512的阳极连接至电源502和pmos晶体管508的漏极。二极管512的阴极连接至pmos 晶体管508的源极。二极管514的阳极连接至pmos晶体管510的漏极，二极管514的阴极连接至pmos晶体管514的源极。nmos晶体管518和520的栅极彼此相连。nmos晶体管 518和520的源极连接至使能低侧驱动器526，并且彼此相连。nmos晶体管520的漏极连接至地，nmos晶体管518的漏极连接至输出506。二极管522的阳极连接至nmos晶体管518 的源极，二极管522的阴极连接至nmos晶体管518的漏极。晶体管508、510、518和520连同二极管512、514、522和524的布置允许电路起作用，使得当晶体管导通时，晶体管的作用就像具有最小电压降的短路。当晶体管截止时，二极管用来防止任一方向上的电流流动。高压驱动器500被布置为，使得pmos晶体管508和 510 一起导通和截止。类似地，nmos晶体管518和520 —起导通和截止。高侧驱动器516被配置为从控制电路530接收使能信号，并通过控制pmos晶体管 508和510处于导通或截止状态以连接电源502和输出506，对使能信号作出响应。类似地，低侧驱动器5 被配置为从控制电路530接收使能信号，并通过控制nmos晶体管518 和520处于导通或截止状态以连接输出506和地504，对使能信号作出响应。高压输出驱动器500实现在印刷电路板(PCB) 532上。高压输出驱动器500的输出506被提供至负载 534。高压输出驱动器500的电源502也为负载534提供电力供应。类似地，高压输出驱动器500和负载534两者的地是同一地504。高压输出驱动器500中的晶体管-二极管对是反串联布置的。例如，晶体管508和 510分别连同二极管512和514的布置允许在栅源电压已达到晶体管508和510的阈值时电流从电源502流向输出506。当晶体管508和510导通时，电源502与输出506之间的仅有的电压降是两个晶体管的导通电阻。在地从负载534断开的情况下，晶体管508和510的栅极和源极短路，仅有的可用电流路径是经由二极管512和514。然而，二极管512和514 的反串联布置(即，二极管面向相反方向)减小/防止电流，电流无法在输出节点与电源节点之间(沿任一方向)流动。类似地，晶体管518和520以及二极管522和5 被布置为使得当晶体管518和520的栅源电压阈值已经达到时，导通晶体管，电流可以在输出506与地504之间流动。在电源502从负载534断开的情况下，晶体管518和520的栅极和源极短路，仅有的剩余可能电流路径是经由二极管522和524。然而，因为二极管522和5 是反串联布置的(即，二极管面向相反方向)，所以减小或阻止电流从输出节点流向地以及沿相反方向流动。下面的论述示出了涉及例如上述驱动器电路的多个示例实施例的特征。因此，这些实施例可以结合上述的一个或多个驱动器电路来实现。一些实施例涉及针对通用应用的集成推挽式高压输出驱动器电路，其具有扩展的绝对最大额定电压而不具有反向电流，并且其具有轨至轨驱动能力。例如，当与具有+12V 电源和-12V电源的总线一起使用时，驱动器电路提供范围从-12V到+12V上的电压。输出驱动器的最大范围指定为从-28V到40V。这独立于工作电源电压，工作电源电压指定为从 0 至Ij 28V。在一些更加特定的实施例中，高压驱动器电路连接至总线，用于汽车应用。例如， 高压驱动器电路可以与风档刮水器、电动车窗、电动滑动门、天窗、防死锁刹车系统(ABS) 或引擎控制等结合使用。可以在较大系统内使用多个高压驱动器电路，每个电路向单个应用提供功率和控制。在一些更加特定的实施例中，这里论述的驱动器电路被配置为减轻一种或多种故障状况的不期望方面。当其上实现高压驱动器电路的印刷电路板(PCB)的地与系统应用断开，而输出仍然连接至系统应用时(例如，处于“地丢失”状况)，发生一种类型的故障状况。 希望在这种情况下高压驱动器的输出不会取代PCB的地功能。在多个实施例中，根据本公开的高压驱动器电路被配置为，使得响应于检测到地丢失故障，低侧使能驱动器停止向与之连接的晶体管提供电压，从而截止晶体管。驱动器包括二极管，二极管被布置为使得在晶体管截止时，电流无法从电路的输出流向地或者从地流向输出。这种布置防止高压驱动器的输出取代PCB的地功能。在一些实施例中，根据本文论述的一个或多个实施例的驱动器电路被配置为减轻第二类型的故障状况的不期望方面。例如，在“电池丢失”故障下，PCB的电源与系统应用断开，而输出仍然连接至系统应用。在这种故障状况下，驱动器电路被配置为防止不期望的电路操作，例如防止高压驱动器的输出取代PCB的电源功能。在多个实施例中，高压驱动器被配置为，使得响应于检测到电池丢失故障，高侧使能驱动器停止向与之连接的晶体管提供电压，从而截止晶体管。二极管被布置为使得当晶体管截止时，电流无法从电池流向电路的输出或者从输出流向电池。这种布置防止高压驱动器的输出接取代PCB的电源功能。基于以上论述和示例，本领域技术人员将容易认识到可以对本发明进行多种修改和改变，而不是严格按照本文示出和描述的示例实施例和应用。例如，上述驱动器可以其他电路来实现，包括针对汽车应用(例如节流阀控制，刹车控制，电动车窗等)的电路。这里所述的多个实施例也可以工业应用控制来实现，例如针对商品生产中使用的机器，或者在多种应用中以计算机系统来实现，除了上述汽车应用之外还包括其他交通工具应用(例如，越野车辆、火车、飞机和空中交通工具)。这些修改不背离包括所附权利要求阐述的本发明的真实精神和范围。
权利要求
1.一种输出驱动器电路，包括高侧驱动器电路，包括连接在功率源与输出节点之间的两个晶体管，晶体管彼此反串联连接；低侧驱动器电路，包括连接在输出节点与地之间的两个晶体管，晶体管彼此反串联连接；对于高侧驱动器电路，一个二极管连接在晶体管之一的源极与漏极之间，以及另一二极管连接在另一个晶体管的源极与漏极之间，相应的二极管被配置和布置为在相反的方向上防止功率源与输出节点之间的电流流动；以及对于低侧驱动器电路，一个二极管连接在晶体管之一的源极与漏极之间，以及另一二极管连接在另一个晶体管的源极与漏极之间，相应的二极管被配置和布置为在相反的方向上防止输出节点与地之间的电流流动。
2.如权利要求1所述的电路，其中，高侧驱动器电路的二极管相对于彼此朝向相反的方向，低侧驱动器电路的二极管相对于彼此朝向相反的方向，以在晶体管处于截止状态时分别减小高侧和低侧驱动器电路上的电流流动。
3.如权利要求2所述的电路，其中，高侧驱动器电路被配置为当高侧驱动器电路的晶体管导通时使电流通过，低侧驱动器电路被配置为当低侧驱动器电路的晶体管导通时使电流通过。
4.如权利要求1所述的电路，其中，每个晶体管分别配置为在导通状态下操作，以将该晶体管的源极与漏极之间连接的二极管旁路。
5.如权利要求1所述的电路，其中，晶体管的沟道是彼此电隔离的。
6.如权利要求1所述的电路，其中，高侧驱动器电路的晶体管的导电类型与低侧驱动器电路的晶体管的导电类型相反。
7.如权利要求1所述的电路，其中，高侧驱动器电路包括功率源，被配置为在高侧驱动器电路晶体管的栅极和相连的源极/漏极有源区上施加电压。
8.如权利要求1所述的电路，其中，高侧驱动器电路还包括电荷泵，被配置为施加电压以将高侧驱动器电路晶体管的栅极和相连的源极/漏极有源区短路。
9.如权利要求1所述的电路，其中，高侧驱动器电路和低侧驱动器电路中至少一个的晶体管是nmos晶体管。
10.如权利要求9所述的电路，其中，与nmos晶体管相连的二极管的阳极连接至相应 nmos晶体管的源极。
11.如权利要求1所述的电路，其中，高侧驱动器电路和低侧驱动器电路中至少一个的晶体管是pmos晶体管。
12.如权利要求11所述的电路，其中，与pmos晶体管相连的二极管的阴极连接至相应 pmos晶体管的漏极。
13.一种高压驱动器电路，包括功率源；地电路；连接至负载的输出节点；高侧驱动器电路，包括反串联连接在功率源与输出节点之间的两个晶体管；低侧驱动器电路，包括反串联连接在输出节点与地之间的两个晶体管； 对于高侧驱动器电路，一个二极管连接在晶体管之一的源极与漏极之间，以及另一二极管连接在另一个晶体管的源极与漏极之间，相应的二极管被配置和布置为减小功率源与输出节点之间的电流流动；对于低侧驱动器电路，一个二极管连接在晶体管之一的源极与漏极之间，以及另一二极管连接在另一个晶体管的源极与漏极之间，相应的二极管被配置和布置为减小输出节点与地之间的电流流动；控制电路，被配置为向高侧驱动器电路提供第一信号，以导通高侧驱动器电路的晶体管，并被配置为向低侧驱动器电路提供第二信号，以导通低侧驱动器电路的晶体管；以及其中，输出节点被配置为在高侧驱动器电路的晶体管或低侧驱动器电路的晶体管已导通时，向负载提供输出信号。
14.如权利要求13所述的电路，其中，每个晶体管分别配置为在导通状态下操作，以将该晶体管的源极与漏极之间连接的二极管旁路。
15.如权利要求13所述的电路，其中， 高侧驱动器电路包括第一高侧晶体管，其一源极/漏极区连接至功率源，第二高侧晶体管，其一源极/漏极区与第一高侧晶体管的未连接至功率源的源极/漏极区反串联连接，并且其另一源极/漏极区连接至输出节点，以及每个高侧晶体管具有由控制电路驱动的栅极/源极区；以及低侧驱动器电路包括第一低侧晶体管，其一源极/漏极区连接至输出节点，第二低侧晶体管，其一源极/漏极区与第一低侧晶体管的未连接至输出节点的源极/ 漏极区反串联连接，并且其另一源极/漏极区连接至地电路，以及每个低侧晶体管具有由控制电路驱动的栅极/源极区。
16.如权利要求13所述的电路，其中，高侧驱动器电路和低侧驱动器电路中至少一个的两个晶体管具有相同导电类型。
17.如权利要求13所述的电路，其中，高侧驱动器电路的晶体管的导电类型与低侧驱动器电路的晶体管的导电类型相反。
18.如权利要求13所述的电路，其中，高侧驱动器电路的二极管相对于彼此朝向相反的方向，低侧驱动器电路的二极管相对于彼此朝向相反的方向，以在晶体管处于截止状态时分别减小高侧电路上输出节点与功率源之间的电流流动和低侧电路上输出节点与地电路之间的电流流动。
19.一种输出驱动器电路，包括高侧驱动器电路，连接在功率源与用于驱动负载的输出之间，包括彼此反串联连接并且与二极管并联的晶体管，二极管被布置为在晶体管截止时减小功率源与输出之间的电流流动；低侧驱动器电路，连接在输出与地之间，包括彼此反串联连接并且与二极管并联的晶体管，二极管被布置为在晶体管截止时减小输出与地之间的电流流动；以及控制电路，被配置为导通高侧驱动器电路的晶体管以将输出驱动至高，以及导通低侧驱动器电路的晶体管以将输出驱动至低。
20.如权利要求19所述的电路，其中，高侧驱动器电路的二极管相对于彼此朝向相反的方向，以减小输出与功率源之间的电流流动，以及低侧驱动器电路的二极管相对于彼此朝向相反的方向，以减小输出与地之间的电流流动。
全文摘要
公开了输出驱动器电路。根据多个示例实施例，输出驱动器电路包括高侧驱动器电路，具有反串联连接在功率源与输出节点之间的晶体管；以及低侧驱动器电路，具有反串联连接在输出节点与地之间的晶体管。对于每个晶体管，二极管连接在该晶体管的源极与漏极之间，高侧和低侧电路的二极管分别被布置为防止/减小彼此相反的方向上的电流流动。
文档编号H02M1/32GK102457164SQ20111030946
公开日2012年5月16日 申请日期2011年10月13日 优先权日2010年10月14日
发明者克莱门斯·G·J·德哈斯, 皮特·古斯塔夫·尼尔洛普, 鲁克·范戴克 申请人:Nxp股份有限公司