一种智能漏电断路器的电路结构的制作方法

本发明涉及电路设计领域，尤其涉及一种智能漏电断路器的电路结构。

背景技术：

随着三网技术的融合，利用数字信息技术激活其中任何一个环节，通过某种协议使得三网的三个方面实现信息资源的共享和互联互通，从而满足人们在任何时间、任何地点通过信息关联应用来方便自己的生活。人们对于生活质量的要求日益提高，在许多方面要求家庭智能化，充分以用户为中心，令用户感受科技带来的强大功能。

随着数字技术和信息技术的迅猛发展，消费电子、通讯与计算机之间的互联互通突破了原有的范围。在现有技术中鉴于3C融合和三网融合的发展趋势，现有的断路器不能很好地实现智能电网中智能用电与家庭电器之间的信息交互，无法很好的完成户内通信网络与广域网络(电力通信网、互联网、广电网、通信网)的数据格式转换以及通信数据的双向传输，降低了用户体验。

技术实现要素：

本发明所要解决的技术问题是：提供一种智能漏电断路器的电路结构。

为了解决上述技术问题，本发明采用的技术方案为：

一种智能漏电断路器的电路结构，包括：相互连接的控制芯片、晶振电路、光耦电路、第一电路、第三电路、第四电路、第五电路、第六电路、第七电路和第九电路；

所述晶振电路包括晶振器、第一电容和第二电容；所述第一电容的一端分别与晶振器的一端和控制芯片连接，所述第一电容的另一端接地；所述第二电容的一端分别与晶振器的另一端和控制芯片连接，所述第二电容的另一端接地；

所述光耦电路包括第一电阻、第二电阻和第一光耦合器；所述第一光耦合器包括第一发光二极管和第一光敏半导体管；所述第一发光二极管的正极通过第一电阻与第一电源连接，所述第一发光二极管的负极与控制芯片连接；所述第一光敏半导体管的正极通过第二电阻与第四电源连接；

所述第一电路为漏保芯片接口电路；第一电路包括第一排针和第三电容；所述第一排针包括第一引脚、第二引脚和第三引脚；所述第一排针的第一引脚通过第一电容接地；所述第一排针的第二引脚接地；所述第一排针的第三引脚与所述光敏半导体管的负极连接；

所述第三电路包括第三排针、第四电容、第五电容和第三电阻；所述第三排针包括第一引脚和第二引脚；所述第三排针的第一引脚与第一电源连接；所述第三排针的第一引脚通过第四电容接地；所述第三排针的第二引脚分别与第三电阻的一端、第五电容的一端和控制芯片连接；所述第三电阻的另一端和第五电容的另一端分别接地；

所述第四电路包括第四排针、第四电阻、第五电阻、第六电容和第七电容；所述第四排针包括第一引脚和第二引脚；所述第四排针的第一引脚通过第五电阻分别与第七电容的一端和控制芯片连接，所述第七电容的另一端接地；所述第四排针的第二引脚通过第四电阻分别与第六电容的一端和控制芯片连接，所述第六电容的另一端接地；

所述第五电路包括第五排针、第六电阻、第七电阻、第八电阻、第九电阻、第八电容和第九电容；所述第五排针包括第一引脚和第二引脚；所述第五排针的第一引脚分别与第七电阻的一端和第九电阻的一端连接，所述第七电阻的另一端接地，所述第九电阻的另一端分别与第九电容的一端和控制芯片连接，第九电容的另一端接地；所述第五排针的第二引脚分别与第六电阻的一端和第八电阻的一端连接，所述第六电阻的另一端接地，所述第八电阻的另一端分别与第八电容的一端和控制芯片连接，第八电容的另一端接地；

所述第六电路包括第六排针、第七排针、压敏电阻、第十电阻、第十一电阻、第十二电阻、第十三电阻、第十四电阻、第十五电阻、第十六电阻、第十七电阻、第十八电阻、第十九电阻、第十电容和第十一电容；所述第六排针包括第一引脚和第二引脚；所述第七排针包括第一引脚和第二引脚；所述第六排针的第一引脚分别与第七排针的第一引脚和压敏电阻的一端连接；所述第六排针的第二引脚分别与第七排针的第二引脚和压敏电阻的另一端连接，所述压敏电阻的另一端接地；所述第六排针的第一引脚依次通过串联连接的第十电阻、第十一电阻、第十二电阻、第十三电阻、第十四电阻、第十五电阻、第十六电阻和第十七电阻分别与第十八电阻的一端、第十电容的一端和控制芯片连接，所述第十八电阻的另一端和第十电容的另一端分别接地；所述第十九电阻和第十一电容并联连接，并联连接后的一端与控制芯片连接，并联连接后的另一端接地；

所述第七电路包括第八排针、第二十电阻和第十二电容；所述第八排针包括第一引脚和第二引脚；所述第八排针的第一引脚与第二电源连接；所述第八排针的第二引脚分别与第二十电阻的一端、第十二电容的一端和控制芯片连接；所述第二十电阻的另一端和第十二电容的另一端分别接地；

所述第九电路包括第十排针、第十一排针、第二十三电阻、第十四电容、第十五电容和第十六电容；所述第十排针包括第一引脚、第二引脚、第三引脚、第四引脚、第五引脚、第六引脚、第七引脚、第八引脚、第九引脚、第十引脚、第十一引脚和第十二引脚；所述第十排针的第一引脚、第十排针的第九引脚、第十排针的第十一引脚和第十排针的第十二引脚分别接地；所述第十四电容与第十五电容并联连接，并联连接的一端与第十排针的第二引脚连接，第十排针的第二引脚连接第一电源，并联连接的另一端接地；所述第十排针的第三引脚与控制芯片连接；所述第十排针的第四引脚与控制芯片连接；所述第十排针的第五引脚与控制芯片连接；所述第十排针的第六引脚与控制芯片连接；所述第十排针的第七引脚与控制芯片连接；所述第十排针的第八引脚与控制芯片连接；所述第二十三电阻和第十六电容并联连接，并联连接后的一端与所述第十排针的第八引脚连接，并联连接后的另一端接地；所述第十排针的第十引脚与第十一排针连接。

本发明的有益效果在于：

本发明提供的智能漏电断路器的电路结构通过相互连接的控制芯片、晶振电路、光耦电路、第一电路、第三电路、第四电路、第五电路、第六电路、第七电路和第九电路相结合，综合实现如下功能：

A、漏电检测及保护功能：通过零序互感器实时检测线路中的漏电电流变化情况，漏电保护芯片对漏电电流进行判断，达到或超过漏电保护值输出脱扣命令，通过脱扣线圈使智能漏电断路器脱扣，从而分断线路，同时把故障信息通过通讯传输给上位机。

B、智能漏电断路器具备电能计量功能：精度为有功2级，可实时检测有功功率、电压、电流和漏电流等参数。

C、智能漏电断路器能实时检测触点附近的温度变化情况，避免智能漏电断路器因长期过热而损坏，可以通过通讯传输给上位机，视发热情况，由上位机作出判定或处理。

D、智能漏电断路器可提供两种通讯接口：RS485或微功率无线433/470MHz和2.4GHz接口。

E、智能漏电断路器具有过载、短路保护功能，开关采用2路触点、2路灭弧罩及2路双金片，具有对N极的分断隔离功能。当开关出现过载或者短路保护而分闸时，可以手工合闸。

附图说明

图1为本发明的一种智能漏电断路器的电路结构的晶振电路连接图；

图2为本发明的一种智能漏电断路器的电路结构的光耦电路连接图；

图3为本发明的一种智能漏电断路器的电路结构的第一电路连接图；

图4为本发明的一种智能漏电断路器的电路结构的第二电路连接图；

图5为本发明的一种智能漏电断路器的电路结构的第三电路连接图；

图6为本发明的一种智能漏电断路器的电路结构的第四电路连接图；

图7为本发明的一种智能漏电断路器的电路结构的第五电路连接图；

图8为本发明的一种智能漏电断路器的电路结构的第六电路连接图；

图9为本发明的一种智能漏电断路器的电路结构的第七电路连接图；

图10为本发明的一种智能漏电断路器的电路结构的第八电路连接图；

图11为本发明的一种智能漏电断路器的电路结构的第九电路连接图；

图12为本发明的一种智能漏电断路器的电路结构的第十电路连接图；

图13为本发明的一种智能漏电断路器的电路结构的第十一电路连接图；

图14为本发明的一种智能漏电断路器的电路结构的第十二电路连接图；

图15为本发明的一种智能漏电断路器的电路结构的第十五电路连接图；

图16为本发明的一种智能漏电断路器的电路结构的第十八电路连接图；

图17为本发明的一种智能漏电断路器的电路结构的第二十电路连接图；

图18为本发明的一种智能漏电断路器的电路结构的第二十一电路连接图；

图19为本发明的一种智能漏电断路器的电路结构的控制芯片连接图。

具体实施方式

为详细说明本发明的技术内容、所实现目的及效果，以下结合实施方式并配合附图予以说明。

请参照图1-图19，本发明提供的一种智能漏电断路器的电路结构，包括：相互连接的控制芯片、晶振电路、光耦电路、第一电路、第三电路、第四电路、第五电路、第六电路、第七电路和第九电路；

如图1，所述晶振电路包括晶振器Y1、第一电容C11和第二电容C12；所述第一电容C11的一端分别与晶振器Y1的一端和控制芯片OSC0连接，所述第一电容C11的另一端接地；所述第二电容C12的一端分别与晶振器Y1的另一端和控制芯片OSC1连接，所述第二电容C12的另一端接地；

如图2，所述光耦电路包括第一电阻R6、第二电阻R7和第一光耦合器U3；所述第一光耦合器U3包括第一发光二极管和第一光敏半导体管；所述第一发光二极管的正极通过第一电阻R6与第一电源V3.3连接，所述第一发光二极管的负极与控制芯片TRIP-A1连接；所述第一光敏半导体管的正极通过第二电阻R7与第四电源VDD_12V连接；

如图3，所述第一电路为漏保芯片接口电路；第一电路包括第一排针J4和第三电容C31；所述第一排针J4包括第一引脚、第二引脚和第三引脚；所述第一排针的第一引脚通过第一电容接地；所述第一排针的第二引脚接地；所述第一排针的第三引脚与所述光敏半导体管的负极连接；第一排针的第一引脚即为图3中J4上标号为1的引脚，以此类推。

如图5，所述第三电路包括第三排针J2、第四电容C39、第五电容C8和第三电阻R9；所述第三排针包括第一引脚和第二引脚；所述第三排针的第一引脚与第一电源V3.3连接；所述第三排针的第一引脚通过第四电容C39接地；所述第三排针的第二引脚分别与第三电阻R9的一端、第五电容C8的一端和控制芯片KK_STATE连接；所述第三电阻R9的另一端和第五电容C8的另一端分别接地；第三排针的第一引脚即为图5中J2上标号为1的引脚，以此类推。

如图6，所述第四电路包括第四排针J10、第四电阻R22、第五电阻R23、第六电容C20和第七电容C22；所述第四排针包括第一引脚I+1和第二引脚I-1；所述第四排针的第一引脚通过第五电阻R23分别与第七电容C22的一端和控制芯片VIN连接，所述第七电容C22的另一端接地；所述第四排针的第二引脚通过第四电阻R22分别与第六电容C20的一端和控制芯片VIP连接，所述第六电容C20的另一端接地；

如图7，所述第五电路包括第五排针J9、第六电阻R21、第七电阻R24、第八电阻R20、第九电阻R25、第八电容C21和第九电容C23；所述第五排针包括第一引脚ZCT3和第二引脚ZCT4；所述第五排针的第一引脚ZCT3分别与第七电阻的一端和第九电阻的一端连接，所述第七电阻的另一端接地，所述第九电阻的另一端分别与第九电容的一端和控制芯片V2N连接，第九电容的另一端接地；所述第五排针的第二引脚ZCT4分别与第六电阻的一端和第八电阻的一端连接，所述第六电阻的另一端接地，所述第八电阻的另一端分别与第八电容的一端和控制芯片V2P连接，第八电容的另一端接地；

如图8，所述第六电路包括第六排针J12、第七排针J7、压敏电阻RV1、第十电阻R27、第十一电阻R28、第十二电阻R29、第十三电阻R30、第十四电阻R31、第十五电阻R32、第十六电阻R33、第十七电阻R34、第十八电阻R35、第十九电阻R36、第十电容C24和第十一电容C25；所述第六排针包括第一引脚AC220-L和第二引脚AC220-N；所述第七排针包括第一引脚AC220-L和第二引脚AC220-N；所述第六排针的第一引脚分别与第七排针的第一引脚和压敏电阻的一端连接；所述第六排针的第二引脚分别与第七排针的第二引脚和压敏电阻的另一端连接，所述压敏电阻的另一端接地；所述第六排针的第一引脚依次通过串联连接的第十电阻、第十一电阻、第十二电阻、第十三电阻、第十四电阻、第十五电阻、第十六电阻和第十七电阻分别与第十八电阻的一端、第十电容的一端和控制芯片V3P连接，所述第十八电阻的另一端和第十电容的另一端分别接地；所述第十九电阻和第十一电容并联连接，并联连接后的一端与控制芯片V3N连接，并联连接后的另一端接地；

如图9，所述第七电路包括第八排针J5、第二十电阻R15和第十二电容C18；所述第八排针包括第一引脚MZ260-1和第二引脚MZ260-2；所述第八排针的第一引脚与第二电源连接；所述第八排针的第二引脚分别与第二十电阻的一端、第十二电容的一端和控制芯片PTCWD AD连接；所述第二十电阻的另一端和第十二电容的另一端分别接地；

如图11，所述第九电路包括第十排针J8、第十一排针J10、第二十三电阻R26、第十四电容C38、第十五电容C40和第十六电容C30；所述第十排针包括第一引脚、第二引脚、第三引脚、第四引脚、第五引脚、第六引脚、第七引脚、第八引脚、第九引脚、第十引脚、第十一引脚和第十二引脚；所述第十排针的第一引脚、第十排针的第九引脚、第十排针的第十一引脚和第十排针的第十二引脚分别接地；所述第十四电容与第十五电容并联连接，并联连接的一端与第十排针的第二引脚连接，第十排针的第二引脚连接第一电源V3.3，并联连接的另一端接地；所述第十排针的第三引脚与控制芯片MOS1连接；所述第十排针的第四引脚与控制芯片CLK连接；所述第十排针的第五引脚与控制芯片MIS0连接；所述第十排针的第六引脚与控制芯片NSS连接；所述第十排针的第七引脚与控制芯片DID0连接；所述第十排针的第八引脚与控制芯片RESET连接；所述第二十三电阻和第十六电容并联连接，并联连接后的一端与所述第十排针的第八引脚连接，并联连接后的另一端接地；所述第十排针的第十引脚与第十一排针ANT连接。第十排针的第一引脚即为图11中J8上标号为1的引脚，以此类推。

本发明的有益效果在于：

本发明提供的智能漏电断路器的电路结构通过相互连接的控制芯片、晶振电路、光耦电路、第一电路、第三电路、第四电路、第五电路、第六电路、第七电路和第九电路相结合，综合实现如下功能：

A、漏电检测及保护功能：通过零序互感器实时检测线路中的漏电电流变化情况，漏电保护芯片对漏电电流进行判断，达到或超过漏电保护值输出脱扣命令，通过脱扣线圈使智能漏电断路器脱扣，从而分断线路，同时把故障信息通过通讯传输给上位机。

B、智能漏电断路器具备电能计量功能：精度为有功2级，可实时检测有功功率、电压、电流和漏电流等参数。

C、智能漏电断路器能实时检测触点附近的温度变化情况，避免智能漏电断路器因长期过热而损坏，可以通过通讯传输给上位机，视发热情况，由上位机作出判定或处理。

D、智能漏电断路器可提供两种通讯接口：RS485或微功率无线433/470MHz和2.4GHz接口。

E、智能漏电断路器具有过载、短路保护功能，开关采用2路触点、2路灭弧罩及2路双金片，具有对N极的分断隔离功能。当开关出现过载或者短路保护而分闸时，可以手工合闸。

如图4，进一步的，还包括第二电路，所述第二电路为漏保接口电路；第二电路包括第二排针J3；所述第二排针J3包括第一引脚和第二引脚；所述第二排针的第一引脚和第一排针的第一引脚分别与第四电源VDD_12V连接；所述第二排针的第二引脚与第一排针的第二引脚连接。第二电路为漏保接口电路，实现手动关漏保功能。

如图10，进一步的，还包括第八电路，所述第八电路包括第九排针J6、第二十一电阻R14、第二十二电阻R13、第十三电容C17、第二光耦合器U4和第三发光二极管D1；所述第九排针J6包括第一引脚、第二引脚、第三引脚和第四引脚；所述第二光耦合器包括第二发光二极管和第二光敏半导体管；所述第九排针的第一引脚与DC_5.1V连接；所述第九排针的第二引脚与GND_5.1V连接；所述第九排针的第三引脚与第二光敏半导体管的正极连接；所述第九排针的第四引脚与第二光敏半导体管的负极连接；所述第二发光二极管的正极分别与第三发光二极管的负极和第二十二电阻的一端连接；所述第三发光二极管的正极分别与第二十二电阻的另一端和第二十一电阻的一端连接；所述第二十一电阻的另一端分别与第十三电容的一端和控制芯片PF连接；所述第二发光二极管的负极与第十三电容的另一端连接后接地。

如图12，进一步的，还包括第十电路，所述第十电路包括第四二极管D4、第五二极管D6、双向瞬态抑制二极管TVS1、天线、第十七电容、第十八电容、第十九电容、第二十电容、第二十一电容、第二十二电容、第二十三电容、第二十四电阻、第二十五电阻、第一芯片和第二芯片；所述第一芯片包括第一引脚、第二引脚、第三引脚和第四引脚；所述第二芯片包括第一引脚、第二引脚和第三引脚；所述第四二极管的正极与第八电路的第九排针的第一引脚连接；所述第八电路的第九排针的第二引脚分别与天线、双向瞬态抑制二极管的一端、第十七电容的一端、第十八电容的一端和第一芯片的第一引脚GND连接；所述第四二极管的负极分别与V485通讯接口、双向瞬态抑制二极管的另一端、第十七电容的另一端、第十八电容的另一端和第一芯片的第二引脚VIN连接；所述第一芯片的第三引脚OV接地；所述第一芯片的第四引脚+VO分别与第十九电容的一端、第二十四电阻的一端和第五二极管的正极连接；所述第五二极管的正极接VDD5V；所述第十九电容的另一端接地；所述第二十电容与第二十五电阻并联连接，并联连接后的一端与所述第二十四电阻的另一端连接，并联连接后的另一端接地；所述第五二极管的负极分别与第二十一电容的一端和U8的第二引脚VIN连接；所述第二十一电容的另一端接地；所述第二芯片的第一引脚GND接地；所述第二十二电容与第二十三电容并联连接，并联连接后的一端分别与所述第二芯片的第三引脚OUT和第一电源V3.3连接，并联连接后的另一端接地。所述第一芯片为U5，所述第二芯片为U8；

如图13，进一步的，还包括第十一电路，所述第十一电路包括第三芯片U7、第二十四电容C27、第二十六电阻R39和第二十七电阻R40；所述第三芯片包括第一引脚、第二引脚、第三引脚、第四引脚、第五引脚、第六引脚、第七引脚和第八引脚；所述第三芯片的第一引脚、第三芯片的第二引脚、第三芯片的第三引脚和第三芯片的第七引脚均悬空；所述第三芯片的第四引脚GND接地，所述第三芯片的第五引脚分别与控制芯片SDA2和第二十七电阻的一端连接，所述第三芯片的第六引脚分别与控制芯片SCL2和第二十六电阻的一端连接；所述第二十四电容的一端分别与第三芯片的第八引脚、第二十七电阻的另一端、第二十六电阻的另一端和第二电源VDD3P3_1连接；所述第二十四电容的另一端接地。

如图14，进一步的，还包括第十二电路，所述第十二电路包括第四芯片U1、第二十五电容C2、第二十六电容C4、第二十八电阻R2、第二十九电阻R3、第三十电阻R4和第三十一电阻R8；所述第四芯片包括第一引脚、第二引脚、第三引脚、第四引脚、第五引脚、第六引脚、第七引脚和第八引脚；所述第四芯片的第一引脚A0悬空；所述第四芯片的第二引脚A1、第四芯片的第三引脚A2和第四芯片的第四引脚VSS均接地；所述第四芯片的第五引脚通过第三十一电阻分别与第三十电阻的一端和控制芯片SDA连接；所述第三十电阻的另一端接第二电源VDD3P3_1；所述第四芯片的第六引脚分别与第二十九电阻的一端和控制芯片SCL连接；所述第二十九电阻的另一端接第二电源VDD3P3_1；所述第四芯片的第七引脚分别第二十八电阻的一端和控制芯片WP连接；所述第二十八电阻的另一端接第二电源VDD3P3_1；所述第二十五电容与第二十六电容并联连接，并联连接后的一端接地，并联连接后的另一端分别与第四芯片的第八引脚和第二电源VDD3P3_1连接。

如图19，进一步的，还包括第十三电路，所述第十三电路包括第二十七电容C9和第二十八电容C10；所述第二十七电容与第二十八电容并联连接，并联连接后的一端接地，并联连接后的另一端分别与第一电源V3.3和控制芯片AVCC连接。

如图19，进一步的，还包括第十四电路，所述第十四电路包括第二十九电容C13和第三十电容C14；所述第二十九电容和第三十电容并联连接，并联连接后的一端接地，并联连接后的另一端与控制芯片VREF连接。

如图15，进一步的，还包括第十五电路，第十五电路包括第三十一电容C5和第三十二电容C6；所述第三十一电容和第三十二电容并联连接，并联连接后的一端接地，并联连接后的另一端与第二电源VDD3P3_1连接。

进一步的，还包括第十六电路、第十七电路、第十八电路、第十九电路、第二十电路、第二十一电路和第二十二电路；

如图19，所述第十六电路包括第三十三电容C1、第三十四电容C3和第三十二电阻R1；所述第三十三电容和第三十四电容并联连接，并联连接后的一端接地，并联连接后的另一端分别与第三十二电阻的一端和控制芯片VSYS连接；所述第三十二电阻的另一端接第一电源V3.3；

如图19，所述第十七电路包括第三十三电阻R5和第三十五电容C7；所述第三十三电阻的一端接第二电源VDD3P3_1，所述第三十三电阻的另一端与控制芯片RST连接；所述第三十五电容的一端接地，所述第三十五电容的另一端与控制芯片RST连接；

如图16，所述第十八电路包括第十二排针J1；所述第十二排针包括第一引脚、第二引脚、第三引脚、第四引脚、第五引脚、第六引脚、第七引脚和第八引脚；所述第十二排针的第一引脚悬空；所述第十二排针的第二引脚接第二电源VDD3P3_1；所述第十二排针的第三引脚接第一电源V3.3；所述第十二排针的第四引脚与控制芯片TCK连接；所述第十二排针的第五引脚与控制芯片TD0连接；所述第十二排针的第六引脚与控制芯片TD1连接；所述第十二排针的第七引脚与控制芯片TMS连接；所述第十二排针的第八引脚接地；

如图19，所述第十九电路包括第十三排针JP1和第三十四电阻R10；所述第十三排针包括第一引脚和第二引脚；所述第十三排针的第一引脚分别与第三十四电阻的一端和控制芯片WDTEN连接；所述第三十四电阻的另一端接第二电源VDD3P3_1；所述第十三排针的第二引脚接地；

如图17，所述第二十电路包括第三十六电容C15和第三十七电容C16；所述第三十六电容和第三十七电容并联连接，并联连接后的一端接地，并联连接后的另一端与第三电源VDD3P3_2连接；

如图18，所述第二十一电路包括第三十五电阻R18、第三十六电阻R19、第六发光二极管D2和第七发光二极管D3；所述第六发光二极管的正极和第七发光二极管的正极均与第一电源V3.3连接；所述第六发光二极管的负极通过第三十五电阻与控制芯片POWER_LED连接；所述第七发光二极管的负极通过第三十六电阻与控制芯片LD_LED连接；

如图19，所述第二十二电路包括第三十八电容C19；所述第三十八电容的一端接地，第三十八电容的另一端与控制芯片VDD1P8连接。

本发明的具体实施例如下：

本发明提供的一种智能漏电断路器的电路结构，包括：控制芯片、晶振电路、光耦电路、第一电路、第二电路、第三电路、第四电路、第五电路、第六电路、第七电路、第八电路、第九电路、第十电路、第十一电路、第十二电路、第十三电路、第十四电路、第十五电路、第十六电路、第十七电路、第十八电路、第十九电路、第二十电路、第二十一电路和第二十二电路；

所述晶振电路包括晶振器Y1、第一电容C11和第二电容C12；所述第一电容的一端分别与晶振器的一端和控制芯片OSC0连接，所述第一电容的另一端接地；所述第二电容的一端分别与晶振器的另一端和控制芯片OSC1连接，所述第二电容的另一端接地；

所述光耦电路包括第一电阻R6、第二电阻R7和第一光耦合器U3；所述第一光耦合器包括第一发光二极管和第一光敏半导体管；所述第一发光二极管的正极通过第一电阻与第一电源V3.3连接，所述第一发光二极管的负极与控制芯片TRIP-A1连接；所述第一光敏半导体管的正极通过第二电阻与第四电源VDD_12V连接。

所述第一电路包括第一排针J4和第三电容C31；所述第一排针J4包括第一引脚、第二引脚和第三引脚；所述第一排针的第一引脚通过第一电容接地；所述第一排针的第二引脚接地；所述第一排针的第三引脚与所述光敏半导体管的负极连接；第一电路为漏保芯片接口电路，实现给光耦U3供电及控制跳闸功能。

所述第二电路包括第二排针J3；所述第二排针J3包括第一引脚和第二引脚；所述第二排针的第一引脚和第一排针的第一引脚分别与第四电源VDD_12V连接；所述第二排针的第二引脚与第一排针的第二引脚连接；第二电路为漏保接口电路，实现手动关漏保功能。

所述第三电路包括第三排针J2、第四电容C39、第五电容C8和第三电阻R9；所述第三排针包括第一引脚和第二引脚；所述第三排针的第一引脚与第一电源V3.3连接；所述第三排针的第一引脚通过第四电容C39接地；所述第三排针的第二引脚分别与第三电阻R9的一端、第五电容C8的一端和控制芯片KK_STATE连接；所述第三电阻R9的另一端和第五电容C8的另一端分别接地；第三电路实现空气开关状态检测功能。

所述第四电路包括第四排针J10、第四电阻R22、第五电阻R23、第六电容C20和第七电容C22；所述第四排针包括第一引脚I+1和第二引脚I-1；所述第四排针的第一引脚通过第五电阻R23分别与第七电容C22的一端和控制芯片VIN连接，所述第七电容C22的另一端接地；所述第四排针的第二引脚通过第四电阻R22分别与第六电容C20的一端和控制芯片VIP连接，所述第六电容C20的另一端接地；第四电路实现电流、电量采集功能。

所述第五电路包括第五排针J9、第六电阻R21、第七电阻R24、第八电阻R20、第九电阻R25、第八电容C21和第九电容C23；所述第五排针包括第一引脚ZCT3和第二引脚ZCT4；所述第五排针的第一引脚ZCT3分别与第七电阻的一端和第九电阻的一端连接，所述第七电阻的另一端接地，所述第九电阻的另一端分别与第九电容的一端和控制芯片V2N连接，第九电容的另一端接地；所述第五排针的第二引脚ZCT4分别与第六电阻的一端和第八电阻的一端连接，所述第六电阻的另一端接地，所述第八电阻的另一端分别与第八电容的一端和控制芯片V2P连接，第八电容的另一端接地；第五电路实现漏电流采集功能。

所述第六电路包括第六排针J12、第七排针J7、压敏电阻RV1、第十电阻R27、第十一电阻R28、第十二电阻R29、第十三电阻R30、第十四电阻R31、第十五电阻R32、第十六电阻R33、第十七电阻R34、第十八电阻R35、第十九电阻R36、第十电容C24和第十一电容C25；所述第六排针包括第一引脚AC220-L和第二引脚AC220-N；所述第七排针包括第一引脚AC220-L和第二引脚AC220-N；所述第六排针的第一引脚分别与第七排针的第一引脚和压敏电阻的一端连接；所述第六排针的第二引脚分别与第七排针的第二引脚和压敏电阻的另一端连接，所述压敏电阻的另一端接地；所述第六排针的第一引脚依次通过串联连接的第十电阻、第十一电阻、第十二电阻、第十三电阻、第十四电阻、第十五电阻、第十六电阻和第十七电阻分别与第十八电阻的一端、第十电容的一端和控制芯片V3P连接，所述第十八电阻的另一端和第十电容的另一端分别接地；所述第十九电阻和第十一电容并联连接，并联连接后的一端与控制芯片V3N连接，并联连接后的另一端接地；第六电路实现电压采集功能。

所述第七电路包括第八排针J5、第二十电阻R15和第十二电容C18；所述第八排针包括第一引脚MZ260-1和第二引脚MZ260-2；所述第八排针的第一引脚与第二电源连接；所述第八排针的第二引脚分别与第二十电阻的一端、第十二电容的一端和控制芯片PTCWD AD连接；所述第二十电阻的另一端和第十二电容的另一端分别接地；第七电路实现温度采集功能。

所述第八电路包括第九排针J6、第二十一电阻R14、第二十二电阻R13、第十三电容C17、第二光耦合器U4和第三发光二极管D1；所述第九排针包括第一引脚、第二引脚、第三引脚和第四引脚；所述第二光耦合器包括第二发光二极管和第二光敏半导体管；所述第九排针的第一引脚与DC_5.1V连接；所述第九排针的第二引脚与GND_5.1V连接；所述第九排针的第三引脚与第二光敏半导体管的正极连接；所述第九排针的第四引脚与第二光敏半导体管的负极连接；所述第二发光二极管的正极分别与第三发光二极管的负极和第二十二电阻的一端连接；所述第三发光二极管的正极分别与第二十二电阻的另一端和第二十一电阻的一端连接；所述第二十一电阻的另一端分别与第十三电容的一端和控制芯片PF连接；所述第二发光二极管的负极与第十三电容的另一端连接后接地；第八电路实现电源输入及计量脉冲输出功能。

所述第九电路包括第十排针J8、第十一排针J10、第二十三电阻R26、第十四电容C38、第十五电容C40和第十六电容C30；所述第十排针包括第一引脚、第二引脚、第三引脚、第四引脚、第五引脚、第六引脚、第七引脚、第八引脚、第九引脚、第十引脚、第十一引脚和第十二引脚；所述第十排针的第一引脚、第十排针的第九引脚、第十排针的第十一引脚和第十排针的第十二引脚分别接地；所述第十四电容与第十五电容并联连接，并联连接的一端与第十排针的第二引脚连接，第十排针的第二引脚连接第一电源V3.3，并联连接的另一端接地；所述第十排针的第三引脚与控制芯片MOS1连接；所述第十排针的第四引脚与控制芯片CLK连接；所述第十排针的第五引脚与控制芯片MIS0连接；所述第十排针的第六引脚与控制芯片NSS连接；所述第十排针的第七引脚与控制芯片DID0连接；所述第十排针的第八引脚与控制芯片RESET连接；所述第二十三电阻和第十六电容并联连接，并联连接后的一端与所述第十排针的第八引脚连接，并联连接后的另一端接地；所述第十排针的第十引脚与第十一排针ANT连接；第九电路实现无线通迅功能。

所述第十电路包括第四二极管D4、第五二极管D6、双向瞬态抑制二极管TVS1、天线、第十七电容、第十八电容、第十九电容、第二十电容、第二十一电容、第二十二电容、第二十三电容、第二十四电阻、第二十五电阻、U5和U8；所述U5包括第一引脚、第二引脚、第三引脚和第四引脚；所述U8包括第一引脚、第二引脚和第三引脚；所述第四二极管的正极与第八电路的第九排针的第一引脚连接；所述第八电路的第九排针的第二引脚分别与天线、双向瞬态抑制二极管的一端、第十七电容的一端、第十八电容的一端和U5的第一引脚GND连接；所述第四二极管的负极分别与V485通讯接口、双向瞬态抑制二极管的另一端、第十七电容的另一端、第十八电容的另一端和U5的第二引脚VIN连接；所述U5的第三引脚OV接地；所述U5的第四引脚+VO分别与第十九电容的一端、第二十四电阻的一端和第五二极管的正极连接；所述第五二极管的正极接VDD5V；所述第十九电容的另一端接地；所述第二十电容与第二十五电阻并联连接，并联连接后的一端与所述第二十四电阻的另一端连接，并联连接后的另一端接地；所述第五二极管的负极分别与第二十一电容的一端和U8的第二引脚VIN连接；所述第二十一电容的另一端接地；所述U8的第一引脚GND接地；所述第二十二电容与第二十三电容并联连接，并联连接后的一端分别与所述U8的第三引脚OUT和第一电源V3.3连接，并联连接后的另一端接地；第十电路实现电源隔离及电压转换功能。

所述第十一电路包括第三芯片U7、第二十四电容C27、第二十六电阻R39和第二十七电阻R40；所述第三芯片包括第一引脚、第二引脚、第三引脚、第四引脚、第五引脚、第六引脚、第七引脚和第八引脚；所述第三芯片的第一引脚、第三芯片的第二引脚、第三芯片的第三引脚和第三芯片的第七引脚均悬空；所述第三芯片的第四引脚GND接地，所述第三芯片的第五引脚分别与控制芯片SDA2和第二十七电阻的一端连接，所述第三芯片的第六引脚分别与控制芯片SCL2和第二十六电阻的一端连接；所述第二十四电容的一端分别与第三芯片的第八引脚、第二十七电阻的另一端、第二十六电阻的另一端和第二电源VDD3P3_1连接；所述第二十四电容的另一端接地。第十一电路实现通信加密功能。

所述第十二电路包括第四芯片U1、第二十五电容C2、第二十六电容C4、第二十八电阻R2、第二十九电阻R3、第三十电阻R4和第三十一电阻R8；所述第四芯片包括第一引脚、第二引脚、第三引脚、第四引脚、第五引脚、第六引脚、第七引脚和第八引脚；所述第四芯片的第一引脚A0悬空；所述第四芯片的第二引脚A1、第四芯片的第三引脚A2和第四芯片的第四引脚VSS均接地；所述第四芯片的第五引脚通过第三十一电阻分别与第三十电阻的一端和控制芯片SDA连接；所述第三十电阻的另一端接第二电源VDD3P3_1；所述第四芯片的第六引脚分别与第二十九电阻的一端和控制芯片SCL连接；所述第二十九电阻的另一端接第二电源VDD3P3_1；所述第四芯片的第七引脚分别第二十八电阻的一端和控制芯片WP连接；所述第二十八电阻的另一端接第二电源VDD3P3_1；所述第二十五电容与第二十六电容并联连接，并联连接后的一端接地，并联连接后的另一端分别与第四芯片的第八引脚和第二电源VDD3P3_1连接；第十二电路实现数据存储功能。

所述第十三电路包括第二十七电容C9和第二十八电容C10；所述第二十七电容与第二十八电容并联连接，并联连接后的一端接地，并联连接后的另一端分别与第一电源V3.3和控制芯片AVCC连接；第十三电路实现控制芯片电源输入滤波功能。

所述第十四电路包括第二十九电容C13和第三十电容C14；所述第二十九电容和第三十电容并联连接，并联连接后的一端接地，并联连接后的另一端与控制芯片VREF连接；第十四电路实现控制芯片采样基准滤波功能。

所述第十五电路包括第三十一电容C5和第三十二电容C6；所述第三十一电容和第三十二电容并联连接，并联连接后的一端接地，并联连接后的另一端与第二电源VDD3P3_1连接；第十五电路实现控制芯片内部电源输出滤波功能。

所述第十六电路包括第三十三电容C1、第三十四电容C3和第三十二电阻R1；所述第三十三电容和第三十四电容并联连接，并联连接后的一端接地，并联连接后的另一端分别与第三十二电阻的一端和控制芯片VSYS连接；所述第三十二电阻的另一端接第一电源V3.3；第十六电路实现控制芯片电源输入滤波功能。

所述第十七电路包括第三十三电阻R5和第三十五电容C7；所述第三十三电阻的一端接第二电源VDD3P3_1，所述第三十三电阻的另一端与控制芯片RST连接；所述第三十五电容的一端接地，所述第三十五电容的另一端与控制芯片RST连接；第十七电路实现控制芯片上电复位功能。

所述第十八电路包括第十二排针J1；所述第十二排针包括第一引脚、第二引脚、第三引脚、第四引脚、第五引脚、第六引脚、第七引脚和第八引脚；所述第十二排针的第一引脚悬空；所述第十二排针的第二引脚接第二电源VDD3P3_1；所述第十二排针的第三引脚接第一电源V3.3；所述第十二排针的第四引脚与控制芯片TCK连接；所述第十二排针的第五引脚与控制芯片TD0连接；所述第十二排针的第六引脚与控制芯片TD1连接；所述第十二排针的第七引脚与控制芯片TMS连接；所述第十二排针的第八引脚接地；第十八电路实现控制芯片烧写程序及调试功能。

所述第十九电路包括第十三排针JP1和第三十四电阻R10；所述第十三排针包括第一引脚和第二引脚；所述第十三排针的第一引脚分别与第三十四电阻的一端和控制芯片WDTEN连接；所述第三十四电阻的另一端接第二电源VDD3P3_1；所述第十三排针的第二引脚接地；第十九电路实现程序是否允许烧写的功能。

所述第二十电路包括第三十六电容C15和第三十七电容C16；所述第三十六电容和第三十七电容并联连接，并联连接后的一端接地，并联连接后的另一端与第三电源VDD3P3_2连接；第二十电路实现控制芯片内部电源输出滤波功能。

所述第二十一电路包括第三十五电阻R18、第三十六电阻R19、第六发光二极管D2和第七发光二极管D3；所述第六发光二极管的正极和第七发光二极管的正极均与第一电源V3.3连接；所述第六发光二极管的负极通过第三十五电阻与控制芯片POWER_LED连接；所述第七发光二极管的负极通过第三十六电阻与控制芯片LD_LED连接；第二十一电路实现电源及故障指示的功能。

所述第二十二电路包括第三十八电容C19；所述第三十八电容的一端接地，第三十八电容的另一端与控制芯片VDD1P8连接。第二十二电路实现控制芯片内部1.8V电源滤波功能。

排针的引脚与各自图上的引脚标号相对应，第一引脚即为图上标号为1的引脚，以此类推。

以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等同变换，或直接或间接运用在相关的技术领域，均同理包括在本发明的专利保护范围内。