一种应用于升降压电路的电流采样电路及其控制方法与流程

本发明涉及电子电路，具体但不限于涉及应用于升降压电路的电流采样电路及其控制方法。

背景技术：

为了采样升降压电路(buck-boost电路)的输出电流信息，传统的方法通常是串联一个外部电阻进行电流采样。如图1所示为一个传统buck-boost电路的电流采样电路，包括第一mos管(金属氧化物半导体场效应晶体管)swa、第二mos管swb、第三mos管swc、第四mos管swd、电感l和采样电阻rs，其中所述采样电阻rs与第四mos管swd的漏极耦接，通过获取电阻rs两端的电压vs可以计算出电路的输出电流iout，但是这种采样方法中的外部电阻rs会增加电源损耗，并且电路芯片需要增加两个采样引脚以供电阻rs的接入，这就增加了系统的成本。

技术实现要素：

为了解决上述现有技术的一个或多个技术问题，本发明提出一种应用于升降压电路的电流采样电路及其控制方法。

根据本发明实施例的一种电源开关电路，包括：参考地，为电流采样电路提供参考地；第一mos管，具有源极、漏极和门极，所述漏极用于接收电路的输入电压，所述门极用于接收第一门极驱动信号；第二mos管，具有源极、漏极和门极，所述第二mos管的漏极耦接于第一mos管的源极，所述第二mos管的源极耦接于参考地，所述第二mos管的门极用于接收第二门极驱动信号；第三mos管，具有源极、漏极和门极，所述第三mos管的源极耦接于参考地，所述第三mos管的门极用于接收第三门极驱动信号；第四mos管，具有源极、漏极和门极，所述第四mos管的源极耦接于所述第三mos管的漏极，所述第四mos管的漏极用于输出电路的输出电压，所述第四mos管的门极用于接收第四门极驱动信号；电感器，具有第一端和第二端，所述第一端耦接于所述第一mos管的源极与所述第二mos管的漏极的共同端点，所述第二端耦接于所述第三mos管的漏极与所述第四mos管的源极的共同端点；电流采样电路，耦接于第一mos管和第四mos管，用于采样第一mos管和第四mos管上流过的电流，输出代表第一mos管上流过的电流的第一采样电流和代表第四mos管上流过的电流的第二采样电流；以及电流处理电路，耦接于电流采样电路，用于接收第一采样电流和第二采样电流，并根据第一采样电流和第二采样电流产生第三采样电流，所述第三采样电流在一个电路工作周期内的平均值代表电路的输出电流。

根据本发明的实施例的一种应用于升降压电路(buck-boost电路)的电流采样电路，所述buck-boost电路包括为参考地、第一mos管、第二mos管、第三mos管、第四mos管和电感器，所述第一mos管、第二mos管、第三mos管和第四mos管均具有源极、漏极和门极，所述第一mos管的漏极用于接收buck-boost电路的输入电压，所述第一mos管的门极用于接收第一门极驱动信号，所述第二mos管的漏极耦接于第一mos管的源极，所述第二mos管的源极耦接于参考地，所述第二mos管的门极用于接收第二门极驱动信号，所述第三mos管的源极耦接于参考地，所述第三mos管的门极用于接收第三门极驱动信号，所述第四mos管的源极耦接于所述第三mos管的漏极，所述第四mos管的漏极用于输出buck-boost电路的输出电压，所述第四mos管的门极用于接收第四门极驱动信号，所述电感器具有第一端和第二端，所述第一端耦接于所述第一mos管的源极与所述第二mos管的漏极的共同端点，所述第二端耦接于所述第三mos管的漏极与所述第四mos管的源极的共同端点，所述电流采样电路包括：第一电流采样电路，用于采样第一mos管上流过的电流并输出第一采样电流，所述第一采样电流代表第一mos管上流过的电流；第二电流采样电路，用于采样第四mos管上流过的的电流并输出第二采样电流，所述第二采样电流代表第四mos管上流过的电流；以及电流处理电路，耦接于第一电流采样电路和第二电流采样电路，用于接收第一采样电流和第二采样电流，并根据第一采样电流和第二采样电流产生第三采样电流，所述第三采样电流在一个电路工作周期内的平均值代表buck-boost电路的输出电流。

根据本发明实施例的一种应用于升降压电路(buck-boost电路)的电流采样电路的控制方法，所述buck-boost电路包括输入电压、输出电压、第一mos管、第二mos管、第三mos管和第四mos管，所述电流采样电路包括第一电流采样电路、第二电流采样电路和电流处理电路，所述控制方法包括：根据输入电压和输出电压产生第一工作模式信号、第二工作模式信号和第三工作模式信号；利用第一电流采样电路采样第一mos管上流过的电流获得第一采样电流；利用第二电流采样电路采样第四mos管上流过的电流获得第二采样电流；以及利用电流处理电路处理第一采样电流和第二采样电流以获得第三采样电流，其中所述第三采样电流在一个电路工作周期内的平均值代表buck-boost电路的输出电流。

根据本发明实施例的应用于升降压电路的电流采样电路及其控制方法，实现了芯片内部的电流采样功能，减少了电源损耗和芯片引脚数，降低了系统的成本，并且避免了第一mos管和第四mos管导通瞬间的电流尖峰而引起的采样误差问题，提高了采样电流的精度。

附图说明

为了更好地理解本发明，将根据以下附图对本发明进行详细描述。

图1示出根据本发明一实施例的传统buck-boost电流采样电路001的电路结构示意图；

图2示出根据本发明一实施例的buck-boost电流采样电路002的电路结构示意图；

图3示出根据本发明一实施例的图2中所述的电流处理电路20的电路结构示意图；

图4示出根据本发明一实施例的图3中所述的工作模式信号产生电路21的电路结构示意图；

图5示出根据本发明一实施例的图3中所述的使能信号产生电路22的电路结构示意图；

图6示出根据本发明一实施例的buck-boost电流采样电路002在第一工作模式下的电感电流波形图和采样电流波形图003；

图7示出根据本发明一实施例的buck-boost电流采样电路002在第二工作模式下的电感电流波形图和采样电流波形图004；

图8示出根据本发明一实施例的buck-boost电流采样电路002在第三工作模式下的电感电流波形图和采样电流波形图005；

图9示出根据本发明一实施例的应用于buck-boost电路的电流采样电路的控制方法流程图006。

贯穿所有附图相同的附图标记表示相同或相似的部件或特征。

具体实施方式

下面将详细描述本发明的具体实施例，应当注意，这里描述的实施例只用来举例说明，并不用来限制本发明。在以下描述中，为了提供对本发明的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是：不必采用这些特定细节来实行本发明。在其他实例中，为了避免混淆本发明，未具体描述公知的电路、材料或方法。

在整个说明书中，对“一个实施例”、“实施例”、“一个示例”或“示例”的提及意味着：结合该实施例或示例描述的特定特征、结构或特性被包含在本发明至少一个实施例中。因此，在整个说明书的各个地方出现的短语“在一个实施例中”、“在实施例中”、“一个示例”或“示例”不一定都指同一实施例或示例。此外，可以以任何适当的组合和/或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。应当理解，当称元件“连接到”或“耦接至”另一元件时，它可以是直接连接或耦接到另一元件或者可以存在中间元件。相反，当称元件“直接连接到”或“直接耦接至”另一元件时，不存在中间元件。相同的附图标记指示相同的元件。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。

针对背景技术中提出的问题，本发明的实施例提出了一种应用于buck-boost电路的电流采样电路及其控制方法。所述buck-boost电路包括参考地、第一mos管、第二mos管、第三mos管、第四mos管和电感器，所述电流采样电路包括第一电流采样电路、第二电流采样电路和电流处理电路，所述第一采样电路用于采样第一mos管上流过的电流获得第一采样电流，所述第二采样电路用于采样第四mos管上流过的电流获得第二采样电流，所述电流处理电路根据第一采样电流和第二采样电流产生第三采样电流，其中第三采样电流在一个电路工作周期内的平均值代表buck-boost电路的输出电流。

图2示出根据本发明一实施例的buck-boost电流采样电路002的电路结构示意图。所述buck-boost电流采样电路002包括：参考地gnd、第一mos管swa、第二mos管swb、第三mos管swc、第四mos管swd、电感器l、电流采样电路10和电流处理电路20。其中所述参考地gnd为电流采样电路002提供参考地；所述第一mos管swa具有源极、漏极和门极，所述漏极用于接收电路的输入电压vin，所述门极用于接收第一门极驱动信号drva；所述第二mos管swb具有源极、漏极和门极，所述第二mos管swb的漏极耦接于第一mos管swa的源极，所述第二mos管swb的源极耦接于参考地gnd，所述第二mos管swb的门极用于接收第二门极驱动信号drvb；所述第三mos管swc具有源极、漏极和门极，所述第三mos管swc的源极耦接于参考地gnd，所述第三mos管swc的门极用于接收第三门极驱动信号drvc；所述第四mos管swd具有源极、漏极和门极，所述第四mos管swd的源极耦接于所述第三mos管swc的漏极，所述第四mos管swd的漏极用于输出电路的输出电压vout，所述第四mos管swd的门极用于接收第四门极驱动信号drvd；所述电感器l具有第一端和第二端，所述电感器l的第一端耦接于所述第一mos管swa的源极与所述第二mos管swb的漏极的共同端点a，所述第二端耦接于所述第三mos管swc的漏极与所述第四mos管的源极的共同端点b，所述电感l上流过的电流为il。在一个实施例中，所述参考地gnd、第一mos管swa、第二mos管swb、第三mos管swc、第四mos管swd和电感器l构成了传统的buck-boost电路。

在图2所示实施例中，所述电流采样电路10耦接于第一mos管swa和第四mos管swd，用于采样第一mos管和第四mos管上流过的电流，输出代表第一mos管swa上流过的电流的第一采样电流isa和代表第四mos管swd上流过的电流的第二采样电流isd。在一个实施例中，所述电流采样电路10包括第一电流采样电路11和第二电流采样电路12，其中所述第一电流采样电路11用于采样第一mos管swa上流过的电流，具有第一输入端、第二输入端和输出端，所述第一输入端耦接于所述第一mos管swa的漏极，所述第二输入端耦接于所述第一mos管swa的源极，所述输出端用于输出第一采样电流isa，所述第二电流采样电路12用于采样第四mos管swd上流过的电流，具有第一输入端、第二输入端和输出端，所述第二电流采样电路12的第一输入端耦接于所述第四mos管swd的源极，所述第二电流采样电路12的第二输入端耦接于所述第四mos管swd的漏极，所述第二电流采样电路12的输出端用于输出第二采样电流isd。

在一个实施例中，所述第一电流采样电路还包括第五mos管swa1、第一采样电阻rsa和第一采样信号放大电路110。其中所述第五mos管swa1具有源极、漏极和门极，所述第五mos管swa1的漏极耦接于所述第一mos管swa的漏极，所述第五mos管swa1的门极用于接收第一门极驱动信号drva，所述第一采样电阻rsa具有第一端和第二端，所述第一采样电阻rsa的第一端耦接于所述第五mos管swa1的源极，所述第一采样电阻rsa的第二端耦接于所述第一mos管swa的源极，所述第一采样信号放大电路110用于接收第一采样电阻rsa两端的电压，并对第一采样电阻rsa两端的电压进行处理并放大，输出第一采样电流isa，在一个实施例中，第一采样信号放大电路110可以是一个信号放大器。

在一个实施例中，所述第二电流采样电路还包括第六mos管swd1、第二采样电阻rsd和第二采样信号放大电路120。其中所述第六mos管swd1具有源极、漏极和门极，所述第六mos管swd1的漏极耦接于所述第四mos管swd的漏极，所述第六mos管swd1的门极用于接收第四门极驱动信号drvd，所述第二采样电阻rsd具有第一端和第二端，所述第二采样电阻rsd的第一端耦接于所述第六mos管swd1的源极，所述第二采样电阻rsd的第二端耦接于所述第四mos管swd的源极，所述第二采样信号放大电路120用于接收第二采样电阻rsd两端的电压，并对第二采样电阻rsd两端的电压进行处理并放大，输出第二采样电流isd，在一个实施例中，第二采样信号放大电路120可以是一个信号放大器。

在图2所示实施例中，所述电流处理电路20耦接于电流采样电路10，用于接收第一采样电流isa和第二采样电流isd，并根据第一采样电流isa和第二采样电流isd产生第三采样电流is，所述第三采样电流is在一个电路工作周期内的平均值代表电路的输出电流iout。

图3示出根据本发明一实施例的图2中所述的电流处理电路20的电路结构示意图。在一个实施例中，所述电流处理电路20包括一个工作模式信号产生电路21和一个使能信号产生电路22。所述工作模式信号产生电路21根据输入电压vin和输出电压vout产生第一工作模式信号mode1、第二工作模式信号mode2和第三工作模式信号mode3，其中所述第一工作模式信号mode1、第二工作模式信号mode2和第三工作模式信号mode3在同一时间只能有一个信号为逻辑高。在一个实施例中，第一工作模式可以是buck模式，第二工作模式可以是boost模式，第三工作模式可以是buck-boost模式。当电路处于第一工作模式时，第三mos管swc保持关断，第四mos管swd保持开通，第一mos管swa和第二mos管swb交替开通和关断；当电路处于第二工作模式时，第一mos管swa保持开通，第二mos管swb保持关断，第三mos管swc和第四mos管swd交替开通和关断；当电路处于第三工作模式时，第一mos管swa、第二mos管swb、第三mos管swc和第四mos管swd两两交替开通和关断。所述使能信号产生电路22根据第二门极驱动信号drvb和第三门极驱动信号drvd产生第一使能信号en1和第二使能信号en2。在一个实施例中，从第三mos管swc关断到第二mos管swb开通期间，所述第一使能信号en1为逻辑高，其余时间均为逻辑低，从第二mos管swb开通到第三mos管swc开通期间，所述第二使能信号en2为逻辑高，其余时间均为逻辑低。

如图3所示实施例，所述电流处理电路还包括第七mos管s7、第八mos管s8、第九mos管s9、第十mos管s10、第十一mos管s11、第十二mos管s12和第十三mos管s13。其中所述第七mos管s7具有源极、漏极和门极，所述第七mos管s7的漏极用于接收第一采样电流isa，所述第七mos管s7的门极用于接收第二工作模式信号mode2；所述第八mos管s8具有源极、漏极和门极，所述第八mos管s8的漏极耦接于所述第七mos管s7的源极，所述第八mos管s8的门极用于接收第四门极驱动信号drvd；所述第九mos管s9具有源极、漏极和门极，所述第九mos管s9的漏极耦接于所述第七mos管s7的漏极，用于接收第一采样电流isa，所述第九mos管s9的门极用于接收第三工作模式信号mode3；所述第十mos管s10具有源极、漏极和门极，所述第十mos管s10的漏极耦接于所述第九mos管s9的源极，所述第十mos管s10的门极用于接收第一使能信号en1；所述第十一mos管s11具有源极、漏极和门极，所述第十一mos管s11的漏极用于接收第二采样电流isd，所述第十一mos管s11的门极用于接收第一工作模式信号mode1；所述第十二mos管s12具有源极、漏极和门极，所述第十二mos管s12的漏极耦接于所述第十一mos管s11的漏极，用于接收第二采样电流isd，所述第十二mos管s12的门极用于接收第三工作模式信号mode3；所述第十三mos管s13具有源极、漏极和门极，所述第十三mos管s13的漏极耦接于所述第十二mos管s12的源极，所述第十三mos管s13的门极用于接收第二使能信号en2。其中所述第八mos管s8的源极、所述第十mos管s10的源极、所述第十一mos管s11的源极和所述第十三mos管s13的源极耦接于一个共同端点ilim，用于输出第三采样电流is。

在一个实施例中，电流处理电路20为一个选通电路，当电路处于第一工作模式时，第一工作模式信号mode1为逻辑高，第十一mos管s11开通，第七mos管s7、第九mos管s9和第十二mos管s12均保持关断，电流处理电路20仅可通过第十一mos管s11输出第二采样电流isd作为第三采样电流is；当电路处于第二工作模式时，第二工作模式信号mode2为逻辑高，第七mos管s9开通，由于此时第四mos管swd和第三mos管swc交替开通，第四驱动信号drvd不是一直处于逻辑高状态，电流处理电路20仅可在第四驱动信号drvd为逻辑高时才可通过第七mos管s7和第八mos管s8输出第一采样电流isa，即电流处理电路20仅可在第四mos管swd导通期间输出第一采样电流作为第三采样电流is；当电路处于第三工作模式时，第三工作模式信号mode3为逻辑高，第九mos管s9和第十二mos管s12开通，从第三mos管swc关断到第二mos管swb开通期间，所述第一使能信号en1为逻辑高，此时第十mos管s10开通，所述电流处理电路20通过第九mos管s9和第十mos管s10输出第一采样电流isa作为第三采样电流is，从第二mos管swb开通到第三mos管swc开通期间，所述第二使能信号en2为逻辑高，此时第十mos管s10关断，第十三mos管s13开通，所述电流处理电路20通过第十二mos管s12和第十三mos管s13输出第二采样电流isd作为第三采样电流is。其中所述第三采样电流is在一个电路工作周期内的平均值代表电路的输出电流iout。

如图3所示实施例，所述电流处理电路还包括一个电容器c和输出电阻r。所述电容器具有第一端和第二端，所述电容器的第一端耦接于所述共同端点ilim，用于接收第三采样电流is，所述电容器c的第二端耦接于参考地gnd；所述输出电阻r具有第一端和第二端，所述输出电阻r的的第一端耦接于所述共同端点ilim，用于接收第三采样电流is，所述输出电阻的第二端耦接于参考地gnd。其中所述电容器c的第一端和所述输出电阻r的第一端耦接，所述电容器c的第二端和所述输出电阻r的第二端耦接，所述电容器c和所述输出电阻r用于对第三采样电流is在一个电路工作周期内取平均值处理。

图4示出根据本发明一实施例的图3中所述的工作模式信号产生电路21的电路结构示意图。所述工作模式信号产生电路21包括第一偏置电源vos1、第二偏置电源vos2、第一比较电路210、第二比较电路211和或非门212。所述第一偏置电压源vos1用于提供第一偏置电压vos1，具有正极端和负极端，所述负极端耦接于输入电压vin，所述第二偏置电压源vos2用于提供第二偏置电压vos2，具有正极端和负极端，所述第二偏置电压源vos2的负极端耦接于输出电压vout。

在一个实施例中，所述第一比较电路210具有第一输入端、第二输入端和输出端，所述第一比较电路210的第一输入端用于接收输入电压vin，所述第一比较电路210的第二输入端耦接于第二偏置电压源vos2的正极端，用于接收输出电压vout与第二偏置电压vos2叠加后所得的第一电压信号vout+vos2，所述第一比较电路210根据输入电压vin与第一电压信号的比较结果产生第一工作模式信号mode1，所述第一比较电路210的输出端用于输出第一工作模式信号mode1，其中当输入电压vin大于第一电压信号vout+vos2时，第一工作模式信号mode1为逻辑高，当输入电压vin小于或等于第一电压信号vout+vos2时，第一工作模式信号mode1为逻辑低。在一个实施例中，所述第一比较电路210可以是一个信号比较器。

在一个实施例中，所述第二比较电路211具有第一输入端、第二输入端和输出端，所述第二比较电路211的第一输入端用于接收输出电压vout，所述第二比较电路211的第二输入端耦接于第一偏置电压源vos1的正极端，用于接收输入电压vin与第一偏置电压vos1叠加后所得的第二电压信号vin+vos1，所述第二比较电路211根据输出电压vout与第二电压信号vin+vos1的比较结果产生第二工作模式信号mode2，所述第二比较电路211的输出端用于输出第二工作模式信号mode2，其中当输出电压vout大于第二电压信号vin+vos1时，第二工作模式信号mode2为逻辑高，当输出电压vout小于或等于第二电压信号vin+vos1时，第二工作模式信号mode2为逻辑低。在一个实施例中，所述第二比较电路211可以是一个信号比较器。

在一个实施例中，所述或非门212具有第一输入端、第二输入端和输出端，所述或非门212的第一输入端耦接于第一比较电路210的输出端，用于接收第一工作模式信号mode1，所述或非门212的第二输入端耦接于第二比较电路211的输出端，用于接收第二工作模式信号mode2，所述或非门212根据第一工作模式信号mode1和第二工作模式信号mode2产生第三工作模式信号mode3，所述或非门212的输出端用于输出第三工作模式信号mode3，其中当第一工作模式信号mode1或者第二工作模式信号mode2为逻辑高时，第三工作模式信号mode3为逻辑低，只有当第一工作模式信号mode1和第二工作模式信号mode2均为逻辑低时，第三工作模式信号mode3为逻辑高。

图5示出根据本发明一实施例的图3中所述的使能信号产生电路22的电路结构示意图。所述使能信号产生电路22包括非门220、第一单稳态触发器221、第二单稳态触发器222、第三单稳态触发器223、第一rs触发器224和第二rs触发器225。所述非门220具有输入端和输出端，所述非门220的输入端用于接收第三门极驱动信号drvc，所述非门220的输出端用于输出第三门极驱动信号drvc的反相信号；所述第一单稳态触发器221具有输入端和输出端，所述第一单稳态触发器221的输入端耦接于非门220的输出端，用于接收第三门极驱动信号drv3的反相信号，所述第一单稳态触发器221根据第三门极驱动信号drv3的反相信号产生第一触发信号，当所述第一单稳态触发器221接收到到第三门极驱动信号drv3的反相信号的上升沿，即第三门极驱动信号drv3的下降沿时，所述第一触发信号为逻辑高，并持续至第一预设时间后翻转为逻辑低，否则所述第一触发信号为逻辑低；所述第二单稳态触发器222具有输入端和输出端，所述第二单稳态触发器222的输入端用于接收第三门极驱动信号drvc，所述第二单稳态触发器222根据第三门极驱动信号drvc产生第二触发信号，当所述第二单稳态触发器222接收到第三门极驱动信号drvc的上升沿时，所述第二触发信号为逻辑高，并持续至第二预设时间后翻转为逻辑低，否则所述第二触发信号为逻辑低；所述第三单稳态触发器223具有输入端和输出端，所述第三单稳态触发器223的输入端用于接收第二门极驱动信号drvb，所述第三单稳态触发器223根据第二门极驱动信号drvb产生第三触发信号，当所述第三单稳态触发器223接收到第二门极驱动信号drvb的上升沿时，所述第三触发信号为逻辑高，并持续至第三预设时间后翻转为逻辑低，否则所述第三触发信号为逻辑低；所述第一rs触发器224具有置位端s、复位端r和输出端q，所述第一rs触发器224的置位端s耦接于第一单稳态触发器221的输出端，用于接收第一触发信号，所述第一rs触发器224的复位端r耦接于第三单稳态触发器223的输出端，用于接收第三触发信号，所述第一rs触发器224根据第一触发信号和第三触发信号产生第一使能信号en1，所述第一rs触发器224的输出端用于输出第一使能信号en1，其中当所述第一触发信号为逻辑高时，所述第一使能信号en1为逻辑高，当所述第三触发信号为逻辑高时，所述第一使能信号en1变为逻辑低，当第一触发信号和第三触发信号同时为逻辑低时，所述第一使能信号en1保持不变；所述第二rs触发器225具有置位端s、复位端r和输出端q，所述第二rs触发器225的置位端s耦接于第三单稳态触发器223的输出端，用于接收第三触发信号，所述第二rs触发器225的复位端r耦接于第二单稳态触发器222的输出端，用于接收第二触发信号，所述第二rs触发器225根据第二触发信号和第三触发信号产生第二使能信号en2，所述第二rs触发器225的输出端用于输出第二使能信号en2，其中当所述第三触发信号为逻辑高时，所述第二使能信号en2为逻辑高，当所述第二触发信号为逻辑高时，所述第二使能信号en2变为逻辑低，当第二触发信号和第三触发信号同时为逻辑低时，所述第二使能信号保持不变。

图6示出根据本发明一实施例的buck-boost电流采样电路002在第一工作模式下的电感电流波形图和采样电流波形图003。在图6所示实施例中，当电路处于第一工作模式时，第三mos管swc保持关断，第四mos管swd保持开通，第一mos管swa和第二mos管swb交替开通，在一个实施例中，第一工作模式可以是buck模式。在t0至t1时刻，第一mos管swa和第四mos管swd开通，第二mos管swb和第三mos管swc关断，电感电流il以斜率ad上升；在t1至t0+t时刻，第二mos管swb和第四mos管swd开通，第一mos管swa和第三mos管swc关断，电感电流il以斜率bd下降；在t0+t至t1+t时刻，第一mos管swa和第四mos管swd开通，第二mos管swb和第三mos管swc关断，电感电流il以斜率ad上升；在t1+t至t0+2t时刻，第二mos管swb和第四mos管swd开通，第一mos管swa和第三mos管swc关断，电感电流il以斜率bd下降。图中阴影部分显示，在一个电路工作周期t内，电感电流il始终通过第四mos管swd输出，即在一个电路工作周期t内始终有输出电流iout，并且第四mos管swd上的第二采样电流isd在一个电路工作周期t内的平均值即为输出电流iout。因此，当电路处于第一工作模式时，所述电流处理电路20截取第二采样电流isd作为第三采样电流is，第三采样电流is在一个电路工作周期t内的平均值代表输出电流iout。

图7示出根据本发明一实施例的buck-boost电流采样电路002在第二工作工作模式下的电感电流波形图和采样电流波形图004。在图7所示实施例中，当电路处于第二工作模式时，第一mos管swa保持开通，第二mos管swb保持关断，第三mos管swc和第四mos管swd交替开通，在一个实施例中，第二工作模式可以是boost模式。在t0至t1'时刻，第一mos管swa和第三mos管swc开通，第二mos管swb和第四mos管swd关断，电感电流il以ac斜率上升，此时第四mos管swd上无电流流过；在t1'至t0+t时刻，第一mos管swa和第四mos管swd开通，第二mos管swb和第三mos管swc关断，电感电流il以斜率ad下降；在t0+t至t1'+t时刻，第一mos管swa和第三mos管swc开通，第二mos管swb和第四mos管swd关断，电感电流il以ac斜率上升，此时第四mos管swd上无电流流过；在t1'+t至t0+2t时刻，第一mos管swa和第四mos管swd开通，第二mos管swb和第三mos管swc关断，电感电流il以斜率ad下降。图中阴影部分显示，在t0至t0+t这一个电路工作周期内，电感电流il只有在t1'至t0+t时刻才通过第四mos管swd输出，在t0+t至t0+2t这一个电路工作周期内，电感电流il只有在t1'+t至t0+2t时刻才通过第四mos管swd输出，在一个实施例中，截取t1'至t0+t时刻或t1'+t至t0+2t时刻的第四mos管swd上的第二采样电流isd即为第三采样电流，在另一个实施例中，由于在t1'时刻和t1'+t时刻，第四mos管swd开通时可能出现电流尖锋和导通延迟，而在t1'至t0+t时刻或者t1'+t至t0+2t时刻流过第一mos管swa上的电流与流过第四mos管swd上的电流相同，因此可以选择截取t1'至t0+t时刻或者t1'+t至t0+2t时刻的第一mos管swa上流过的第一采样电流isa即为第三采样电流is，由于在t1'时刻和t1'+t时刻，第一mos管已经持续导通了一段时间，没有导通瞬间的电流尖峰问题，这就避免了第一mos管swa和第四mos管swd导通瞬间的电流尖峰引起的采样误差问题，也避免了第一mos管swa和第四mos管swd导通延迟引起的采样误差问题，t1'至t0+t时刻或者t0+t至t1'+t时刻的第一mos管swa上的第一采样电流isa在一个电路工作周期t内的平均值代表输出电流iout。因此，当电路处于第二工作模式时，所述电流处理电路20截取在第四mos管swd导通期间的第一采样电流isa作为第三采样电流is，第三采样电流is在一个电路工作周期t内的平均值代表输出电流iout。

图8示出根据本发明一实施例的buck-boost电流采样电路002在第三工作工作模式下的电感电流波形图和采样电流波形图005。在图8所示实施例中，当电路处于第三工作模式时，第一mos管swa、第二mos管swb、第三mos管swc和第四mos管swd两两交替开通和关断，在一个实施例中，第三工作模式可以是buck-boost模式。在t0至t1”时刻，第一mos管swa和第三mos管swc开通，第二mos管swb和第四mos管swd关断，电感电流il以斜率ac上升，此时第四mos管swd上无电流流过；在t1”至t2”时刻，第一mos管swa和第四mos管swd开通，第二mos管swb和第三mos管swc关断，电感电流il的变化斜率为ad，在一个实施例中，斜率ad可以为0；在t2”至t3”时刻，第二mos管swb和第四mos管swd开通，第一mos管swa和第三mos管swc关断，电感电流il以斜率bd下降；在t3”至t0+t时刻，第一mos管swa和第四mos管swd开通，第二mos管swb和第三mos管swc关断，电感电流il的变化斜率为ad，在一个实施例中，斜率ad可以为0。图中阴影部分显示，在一个电路工作周期t内，电感电流il只有在t1”至t0+t时刻才通过第四mos管swd输出，在一个实施例中，截取t1'至t0+t时刻的第四mos管swd上的第二采样电流isd即为第三采样电流，在另一个实施例中，由于在t1”时刻，第四mos管swd开通时可能出现电流尖锋和导通延迟，而在t1”至t2”时刻流过第一mos管swa上的电流与流过第四mos管swd上的电流相同，因此可以选择在t1”至t2”时刻截取第一mos管swa上的第一采样电流isa作为第三采样电流is，由于在t1”时刻，第一mos管已经持续导通了一段时间，没有导通瞬间的电流尖峰问题，这就避免了第一mos管swa和第四mos管swd导通瞬间的电流尖峰引起的采样误差问题，也避免了第一mos管swa和第四mos管swd导通延迟引起的采样误差问题，在t2”至t0+t时刻可以截取第四mos管swd上的第二采样电流isd作为第三采样电流is，t1”至t2”时刻的第一mos管swa上的第一采样电流isa以及t2”至t0+t时刻的第四mos管swd上的第二采样电流isd在一个电路工作周期t内的平均值代表输出电流iout。因此，当电路处于第三工作模式时，所述电流处理电路20截取从第三mos管swc关断时刻到第二mos管swb开通时刻期间的第一采样电流isa和从第二mos管swb开通时刻到第三mos管swc开通时刻期间的第二采样电流isd作为第三采样电流is，第三采样电流is在一个电路工作周期t内的平均值代表输出电流iout。

图6至图8所示实施例中，截取第一采样电流isa是在第一mos管swa持续导通一段时间后进行的，截取第二采样电流也是在第四mos管swa持续导通一段时间后进行的，避免了第一mos管swa和第四mos管swd导通瞬间的电流尖峰引起的采样误差问题，也避免了第一mos管swa和第四mos管swd导通延迟引起的采样误差问题，提高了电流采样的精度。

图9示出根据本发明一实施例的应用于buck-boost电路的电流采样电路的控制方法流程图006，所述buck-boost电路包括输入电压、输出电压、第一mos管、第二mos管、第三mos管和第四mos管，所述电流采样电路包括第一电流采样电路、第二电流采样电路和电流处理电路，所述控制方法包括步骤s101～s104：

步骤s101，根据输入电压和输出电压产生第一工作模式信号、第二工作模式信号和第三工作模式信号；

步骤s102，利用第一电流采样电路采样第一mos管上流过的电流获得第一采样电流；

步骤s103，利用第二电流采样电路采样第四mos管上流过的电流获得第二采样电流；

步骤s104，利用电流处理电路处理第一采样电流和第二采样电流以获得第三采样电流，其中所述第三采样电流在一个电路工作周期内的平均值代表buck-boost电路的输出电流。

在一个实施例中，所述第一工作模式可以是buck模式，所述第二工作模式可以是boost模式，所述第三工作模式可以是buck-boost模式。

在一个实施例中，当buck-boost电路处于第一工作模式时，第三mos管保持关断，第四mos管保持开通，第一mos管和第二mos管交替开通和关断；当buck-boost电路处于第二工作模式时，第一mos管保持开通，第二mos管保持关断，第三mos管和第四mos管交替开通和关断；当buck-boost电路处于第三工作模式时，第一mos管、第二mos管、第三mos管和第四mos管两两交替开通和关断。

在一个实施例中，利用电流处理电路处理第一采样电流和第二采样电流获得第三采样电流包括：当buck-boost电路处于第一工作模式时，利用所述电流处理电路截取第二采样电流作为第三采样电流；当buck-boost电路处于第二工作模式时，利用所述电流处理电路截取在第四mos管导通期间的第一采样电流作为第三采样电流；当buck-boost电路处于第三工作模式时，利用所述电流处理电路截取从第三mos管关断时刻到第二mos管开通时刻期间的第一采样电流和从第二mos管开通时刻到第三mos管开通时刻期间的第二采样电流作为第三采样电流。

在一个实施例中，电流处理电路在第一mos管持续导通一段时间后截取第一采样电流，电流处理电路在第四mos管持续导通一段时间后截取第二采样电流。

要注意的是，在上述的流程图中，可以根据图9所示的不同指令来实施功能框。例如，两个连续的功能框可以同时被执行，或者有时功能框也可以执行相反的指令。

虽然已参照几个典型实施例描述了本发明，但应当理解，所用的术语是说明和示例性、而非限制性的术语。由于本发明能够以多种形式具体实施而不脱离发明的精神或实质，所以应当理解，上述实施例不限于任何前述的细节，而应在随附权利要求所限定的精神和范围内广泛地解释，因此落入权利要求或其等效范围内的全部变化和改型都应为随附权利要求所涵盖。