一种电源电路的制作方法

本实用新型涉及电路领域，尤其涉及一种电源电路。

背景技术：

现有技术常常通过功率因数校正电路接收交流输入，一些线性稳压源的驱动管的栅极(基极)电压会变化异常，造成线性稳压源的上电过冲。即快速的电源上电，会造成线性稳压源的上电过冲，由此可见仅使用BOOST-BOOST和隔离器的弊端。如果过冲电压高于其负载耐压值，即使过冲宽度很窄，也会对负载造成致命性的破坏，降低了电源应用的可靠性；输入电压并不是一直为稳定幅值，对于BOOST-BUCK型的电源，缺少对应的BUCK转换电路的电压补偿，从而导致下位电路供电不足触发重启，造成不便。

此外，如果用于驱动栅极端子电容的电流很小，负载群功耗大，则输出NMOS的栅极端子电压和输出PMOS的栅极端子电压不能根据对输入端子的输入电压的突然变化而充电或放电。这就延迟了响应，并且因此延迟了来自输出端子的输出电压的响应。为了使来自输出端子的输出电压对输入端子的输入电压快速作出响应，需要增大用于驱动形成输出部分的输出NMOS和输出PMOS的栅极端子电容的电流。然而，因为电流总是流动，妨碍了电耗的降低。如上所述，因为低功耗和高速输出响应处于权衡关系，难以实现同时满足这两个特性的缓冲电路。

为了解决上述问题，本实用新型提出一种电源电路。

技术实现要素：

为了解决上述问题，本实用新型提出一种电源电路，所述电源电路包含555芯片、L298芯片、7805芯片，所述555芯片的第5脚通过电容C1接地，所述555芯片的第1脚接地，所述555芯片的第3脚连接L298芯片的第5脚和电阻R3的第1脚，电阻R3的第2脚连接电阻R2的第2脚和三极管Q1的基极，电阻R2的第1脚接地；三极管Q1的发射极接地，三极管Q1的集电极通过电阻R1与电源正极VCC相连，三极管Q1的集电极与L298芯片的第7脚相连，所述555芯片的第4脚和第8脚并联后接电源正极VCC，所述555芯片的第4脚连接电位器R5的第1端，所述电位器R5的第2脚和第3脚相连，所述电位器R5的第2脚连接所述555芯片的第7脚，所述555芯片的第7脚连接二极管D1的正极、所述电位器R6的第1脚，所述电位器R6的第1脚和第2脚相连，所述二极管D1的负极连接所述555芯片的第6脚、所述555芯片的第2脚、所述二极管D2的正极，所述二极管D2的负极与所述点位R6的第3脚相连，所述555芯片的第2脚通过电容C5接地；所述L298芯片的第4脚与12V电源相连，所述L298芯片的第9脚和所述L298芯片的第6脚相连后与电源正极VCC相连，所述L298芯片的第2脚和第3脚作为电源电路；所述L298芯片的第8脚接地，所述L298芯片的第1脚连接输入端子JP3的第1端，所述输入端子JP3的第2端与三极管C2233的第2脚相连，

所述JP3的第1脚和第2脚作为输入控制信号端，

所述三极管C2233的第1脚与电阻R4的第2端相连，所述三极管C2233的第3脚接地，所述电阻R4的第1脚与电位器R7的第3脚相连，所述电位器R7的第1脚与电源正极VCC相连，电源正极VCC与电容C4的第1脚和7805芯片的第3脚，所述7805芯片的第1脚与电容C5的第1脚相连后与12V电源相连，所述电容C3的第2脚与所述7805芯片的第2脚、所述电容C4的、所述电位器R7的第2脚相连后接地。

本实用新型的有益效果在于：可以确保电源电路保持输出电压恒定。

附图说明

图1是本实用新型的电路图。

具体实施方式

为了对本实用新型的技术特征、目的和效果有更加清楚的理解，现对照附图说明本实用新型的具体实施方式。

如图1所示，一种电源电路，所述电源电路包含555芯片、L298芯片、7805芯片，所述555芯片的第5脚通过电容C1接地，所述555芯片的第1脚接地，所述555芯片的第3脚连接L298芯片的第5脚和电阻R3的第1脚，电阻R3的第2脚连接电阻R2的第2脚和三极管Q1的基极，电阻R2的第1脚接地；三极管Q1的发射极接地，三极管Q1的集电极通过电阻R1与电源正极VCC相连，三极管Q1的集电极与L298芯片的第7脚相连，所述555芯片的第4脚和第8脚并联后接电源正极VCC，所述555芯片的第4脚连接电位器R5的第1端，所述电位器R5的第2脚和第3脚相连，所述电位器R5的第2脚连接所述555芯片的第7脚，所述555芯片的第7脚连接二极管D1的正极、所述电位器R6的第1脚，所述电位器R6的第1脚和第2脚相连，所述二极管D1的负极连接所述555芯片的第6脚、所述555芯片的第2脚、所述二极管D2的正极，所述二极管D2的负极与所述点位R6的第3脚相连，所述555芯片的第2脚通过电容C5接地；所述L298芯片的第4脚与12V电源相连，所述L298芯片的第9脚和所述L298芯片的第6脚相连后与电源正极VCC相连，所述L298芯片的第2脚和第3脚作为电源电路；所述L298芯片的第8脚接地，所述L298芯片的第1脚连接输入端子JP3的第1端，所述输入端子JP3的第2端与三极管C2233的第2脚相连，

所述JP3的第1脚和第2脚作为输入控制信号端，

所述三极管C2233的第1脚与电阻R4的第2端相连，所述三极管C2233的第3脚接地，所述电阻R4的第1脚与电位器R7的第3脚相连，所述电位器R7的第1脚与电源正极VCC相连，电源正极VCC与电容C4的第1脚和7805芯片的第3脚，所述7805芯片的第1脚与电容C5的第1脚相连后与12V电源相连，所述电容C3的第2脚与所述7805芯片的第2脚、所述电容C4的、所述电位器R7的第2脚相连后接地。

需要说明的是，对于前述的各个方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本申请并不受所描述的动作顺序的限制，因为依据本申请，某一些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和单元并不一定是本申请所必须的。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详细描述的部分，可以参见其他实施例的相关描述。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、ROM、RAM等。

以上所揭露的仅为本实用新型较佳实施例而已，当然不能以此来限定本实用新型之权利范围，因此依本实用新型权利要求所作的等同变化，仍属本实用新型所涵盖的范围。