专利名称：触发器、移位寄存器、及有源矩型显示装置的制作方法
技术领域：
本发明涉及触发器、将该触发器多级连接而成的移位寄存器、及将该移位寄存器用于扫描信号线驱动电路或数据信号线驱动电路的有源矩阵型显示装置。
背景技术：
有源矩阵型显示装置中，为了驱动配置成矩阵状的各像素，需要扫描信号线驱动电路及数据信号线驱动电路。这些扫描信号线驱动电路及数据信号线驱动电路，为了按规定次序驱动栅极布线及源极布线，使用移位寄存器。另外，上述移位寄存器可以通过将触发器多级连接的构成。
在这里对构成上述移位寄存器的已有的触发器的结构说明如下。还有，以下的说明的是如图17所示，有控制端GB、输入端CK、复位端RB、及输出端OUT的置位复位触发器(以后称“RS触发器”)。
下面参照图18说明上述RS触发器的一构成示例。
图18示出的RS触发器中，p型晶体管Mp1、n型晶体管Mn1(以后称p型晶体管为Mp，n型晶体管为Mn)在电源VDD(高电位)和一VSS(低电位)间串联连接。构成反相器(inverter)电路101。所述反相器电路101的输入侧即Mp1及Mn1的栅极上接控制端GB。
另外，在电源VDD和输入端CK之间串联连接以Mn2和Mp2并联连接的方式构成的CMOS型的模拟开关ASW和Mp3。所述模拟开关其Mn2的栅极和反相器电路101的输出(即Mp1的源极和Mn1的漏极连接的连接点)连接，Mp2的栅极和控制端GB连接。另一方面，Mp3的栅极和复位端RB连接。
当VDD提供给该ASW的Mn2的栅极时，Mn2的源极-漏极间导通，如被供给VSS，则源极-漏极之间变成非导通状态。另外，当VSS提供给Mp2的栅极时Mp2的源极-漏极之间变成导通状态，当连接于VDD时，变成非导通状态。这样，模拟开关ASW利用Mn2和Mp2的动作，控制输入信号CK的输入。
再有，上述RS触发器在电源VDD-VSS之间还具有用Mp4和Mn4构成的反相器电102、及用Mp5和Mn5构成的反相器电路103。反相器电路102和反相器电路103构成其输入侧和输出侧互相连接组合成的闩锁电路(反相器电路102的输入和反相器电路103的输出连接，而且反相器电路102的输出和反相器电路103的输入连接)。另外，Mn6配置在反相器电路102中Mn4和电源VSS之间，复位端RB连接于Mn6的栅极。
另外，Mp3和模拟开关ASW的连接点和反相器电路102的输出(即连接Mp4的源极和Mn4的漏极的连接点)互相连接(设Mp3及模拟开关ASW的连接点及反相器电路102的输出电位为Node A的电位)。反相器电路103的输出(即连接Mp5的源极和Mn5的漏极的连接点)连接于输出端OUT。
上述RS触发器利用反相器电路101、Mp3及模拟开关ASW形成选通部，利用反相器电路102、103及Mn6形成闩锁部。选通部为根据相对该输入信号另行输入的控制信号将外部输入的输入信号提供给后级闩锁部的功能部。闩锁部为闩锁上述选通部提供给的输入信号的功能部。
以下参照图19说明图18示出的上述RS触发器的动作。
首先如图19示出的时序图那样，控制信号GB、时钟信号CK、复位信号RB分别输入到上述RS触发器的控制端GB、输入端CK、复位端RB。
在时间t1，当控制信号GB下降到Low(VSS)时，反相器电路101的输出为VDD，VDD提供给模拟开关ASW的Mn2的栅极。另外，VSS(控制信号GB)提供给模拟开关ASW的Mp2的栅极。
由此，模拟开关ASW导通，输入信号CK连接于node A。这时，复位信号RB为High(VDD)，Mp3开路，因此node A与输入信号CK等电位。
又，Mn6的栅极上也被提供High(VDD)的复位信号RB，所以Mn6为导通状态，Mn4和MP4能作为反相器电路102动作。另外，node A的电位成为反相器103的输入，所以此时的反相器103的输出、即RS触发器的输出信号OUT为Low(VSS)。设反相器电路102的输入与反相器电路103的输出的连接点的电位为Node B的电位，则Node B的电位也是Low。这时，所述输出信号OUT的电位处于由反相器电路102、103闩锁的状态。
接着，在时间t2，时钟信号CK变为Low(VSS)，故随着这一变化nodeA的电位也变为Low(VSS)。再有，node B的电位及输出信号OUT变为High(VDD)。
然后，在时间t3，控制信号GB一旦变为High(VDD)，模拟开关ASW处于非导通状态，node A从时钟信号CK脱离。但是，因复位信号RB依旧是High(VDD)，所以Mn6为导通状态，由反相器电路102、103使闩锁电路动作。因此，node A的电位保持Low(VSS)不变，Node B的电位及输出信号OUT保持High(VDD)不变。
然后，在时间t4，复位信号RB成Low(VSS)，Mp3导通，Mn6不导通。因此，Mn4和Mp4就作为反相器电路102不动作，上述闩锁状态解除。另外，node A的电位由于Mp3导通而变成High(VDD)，这一电位提供给Mn5和Mp5构成的反相器电路103的各个栅极，所以node B的电位及输出信号OUT变成Low(VSS)。
最后，在时间t5以后，由于控制信号GB为High(VDD)，所以信号CK不能作用于node A。又因复位信号RB为High(VDD)，Mp3变成非导通状态，Mn6为导通状态，所以反相器电路102能够动作，node B的电位及输出信号OUT由反相器电路102、103闩锁，保持Low(VSS)的状态。
下面参照图20说明RS触发器的其他构成例。
图20示出的RS触发器是以输入控制信号GB、时钟信号CK及其反相信号CKB、复位信号RB为输入，时钟信号CK及其反相时钟信号CKB比本电路的电源即电源VDD振幅小的情况下的构成例子。
图20示出的RS触发器和图18示出的RS触发器一样，由选通部和闩锁部构成。另外，闩锁部与图18示出的RS触发器相同构成，只有选通部的构成不同。
图20示出的RS触发器的选通部中，Mp11、Mn11在电源VDD和输入端CKB之间串联连接，Mp12、Mn12在电源VDD和输入端CK之间串联连接。另外，Mn13配置在MN11的源极和Mn11的漏极之间的连接点与电源VSS之间。
MP11及Mn13的栅极连接于控制端GB。Mn11和Mn12的栅极接于Mp11的源极和Mn11的漏极间的连接点。Mp12的栅极接于复位端RB。再有，Mp12的源极和Mn12的漏极之间的连接点连接于Node A，Mp11的源极和Mn11的漏极之间的连接点为Node C。
图20示出的构成的RS触发器中，作为一个例子，时钟信号CK及反相时钟信号CKB的振幅为3.3V，电路的电压VDD为8V、VSS为0V。例如，GB端变成Low，本电路的n型晶体管的阈值电压为3.5V时，当信号CKB以Low(VSS)、信号CK以3.3V输入时，Mp11为导通状态，并且，因Mn11呈现象二极管那样的动作，所以node C的电位保持在接近Mn11的阈值电压的3.5V左右的电位。
这时，Mn12的源极连接时钟信号CK，Mn12的栅极连接node C，所以Mn12的栅极-源极间电位为0.2V左右，Mn12的阈值电压和Mn11一样为3.5左右时，则Mn12处于非导通状态。
另一方面，反相时钟信号CKB为3.3V、时钟信号CK为0V时，node C上产生Mn11的阈值电压3.5V+3.3V＝6.8V左右的电位。这时，因时钟信号CK为0V，故如前所述，即使Mn12的阈值电压为3.5V，也因Mn12的源极-栅极间的电压约为6.8V，所以Mn12进入导通状态，node A为0V。
以下参照图21说明图20所示的上述RS触发器的动作。
如图21示出的时序图所示，控制信号GB、时钟信号CK、反相时钟信号CKB、复位信号RB分别输入到上述RS触发器的控制端GB、输入端CK及CKB、以及复位端RB。
首先，在时间t1，由于控制信号GB为Low(VSS)，Mp11导通，同时，Mn13为非导通。这时，如前所述，反相时钟信号CKB为0V，时钟信号CK为3.3V，Mn11的阈值电压为3.5V时，Mn12的栅极电位(即Node C的电位)约为3.5V源极电极为3.3V，故Mn12为非导通状态。这时，因复位信号RB为High(VDD＝8V)，所以Mp12为非导通状态，Mn6为导通状态，Mp4和Mn4都作为反相器电路102起作用。另外，反相器电路102由利用Mn5和Mp5组成的反相器电路103和闩锁电路构成，故Node A状态不变继续保持Low。
然后在时间t2，反相时钟信号CKB为3.3V，时钟信号CK为0V时，nodeC在Mn11的阈值电压3.5V上还加上3.3V变成6.8V左右，该电位加在Mn12的栅极上。这时，Mn12的源极为0V，故Mn12导通，使node A为Low。这时，由于复位信号RB还是High(Vdd＝8V)，所以Mp12为非导通状态，Mn6为导通状态，Mp4和Mn4作为反相器电路102起作用。接着，当Node A一旦变成Low，由反相器电路102、103组成的闩锁电路改变状态，输出信号OUT转为High(VDD＝8V)。
然后，一到时间t3，控制信号GB为High(VDD＝8V)，为使Mp11为非导通，Mn13导通，将Low(Vss＝0V)加在Mn11和Mn12的栅极上，时钟信号CK、反相时钟信号CKB脱开，所以，控制信号GB为High(VDD＝8V)时，若要时钟信号CK、反相时钟信号CKB保持某种状态，则对本电路无影响。这时，node A利用Mn12的非导通，从时钟信号CK上脱开，但通过由反相器电路102及103构成的闩锁电路保持为Low，最终，输出信号OUT保持High(VDD＝8V)不变。
然后，一到时间t4，复位信号RB变为Low(VSS＝0V)，Mp12处于导通状态。同时，因复位信号RB也提供给Mn6的栅极，故Mn6为非导通状态，Mn4和Mp4构成的电路不作为反相器电路102起作用。因而，由于node A变成High(VDD＝8V)，所以通过反相器电路103，输出信号OUT转成Low。
最后，一到时间t5，复位信号RB成为High，Mp12变成非导通状态，Mn6变成导通状态。这时，Mn4和Mp4组成的电路再度作为反相器电路102起作用，所以反相器电路102、103再次作为闩锁电路起作用。因此node A保持High的状态，结果输出信号OUT保持Low不变。
图22示出采用上述构成的RS触发器的移位寄存器的结构例。还有，图22也是采用图18示出的RS触发器的移位寄存器的结构例。
上述移位寄存器串联连接多个RS触发器FF1、FF2、……，FFa(a＝2n-1，n＝1、2、……)的输入端CK上连接时钟信号CK，FFa(a＝2n，n＝1、2、……)的输入端CK上连接反相时钟信号CKB。
启动脉冲信号SPB输入到最初一级RS触发器FF1的GB端子，各级RS触发器FFa的输出OUT作为移位寄存器的输出分别输出Q1、Q2、Q3、……。又，各级RS触发器FF1、……的输出Q1、……分别通过反相器，作为GB2、……，连接下一级RS触发器FF的GB端。
另外，在第二级以后的RS触发器FF2、FF3、……中，其输出Q2、Q3、……的反相信号输入到下一级的GB端，同时还连接于前级RS触发器的RB端，作为复位信号使用。例如，第二级RS触发器FF2的输出Q2的反相信号、即信号GB3接于第三级RS触发器FF3的GB端和第一级RS触发器FF1的RB端。
以下利用图23的时序图说明上述移位寄存器的动作。
首先，在时钟t1，启动脉冲信号SPB输入到FF1的GB端后，在时间t2，时钟信号CK一旦变成Low，FF1的OUT信号，即信号Q1转为High。另外，该信号Q1通过反相器作为信号GB2输入到FF2的GB端，所以Low信号输入FF2的GB端。
接着，在Low信号GB2输入到FF2的GB端的状态下，在时间t3，一旦反相时钟信号CKB变成Low，FF2的OUT信号、即信号Q2就转为High。另外，信号Q2的反相信号即信号GB3转为Low。该信号GB3输入到FF3的GB端，同时也输入FF1的RB端，FF1复位后Q1转向Low。
这样，串联连接的RS触发器与信号CK、信号CKB同步，作为移位寄存器起作用。本移位寄存器即使是在前述信号CK、信号CKB具有比电路的电源电压VDD低的振幅时也能同样动作。
还有，在日本公开专利公报即特开2001-356728(
公开日平成13年12月26日，对应US登记公报US6,377.104B2)中，揭示了一种包括D型触发器和选通电路的具有多级的静态时钟脉冲发生器。
在将上述那样的移位寄存器用于有源矩阵装置的扫描信号线驱动电路或数据信号线驱动电路时，在扫描信号线驱动电路中为了按照规定的时序依次生成提供给各扫描布线的扫描信号采用该移位寄存器，在数据信号线驱动电路中为了生成将数据供给线提供的数据信号按规定的时序取入各源极布线用的取样信号而采用所述移位寄存器。
上述图19、图21、图23示出的时序图中，未考虑信号延迟，各级的触发器中，随着控制信号CK的下降，输出信号OUT(或输出Q)几乎同时上升，随着复位信号RB的下降输出信号OUT(或输出Q)几乎同时下降。但是，在实际的触发器中，随着控制信号CK的下降或复位信号RB的下降，输出信号不会无延迟地上升或下降。
例如，将上述现有的移位寄存器用于数据信号线驱动电路时，由于移位寄存器输出的信号延迟会产生以下的问题。也就是在上述数据信号线驱动电路中，移位寄存器生成的取样信号必须与数据供给线供给的数据信号对时序生成。但是，在上述取样信号中产生延迟，取样信号和数据供给线供给的数据信号之间在时序上产生偏移时，就可能产生对各源极布线无法取入所需的数据的情况。
另外，即便在将上述现有的移位寄存器用于扫描信号线驱动电路的情况下，也因移位寄存器生成的扫描信号要与对各源极布线供给的数据信号极性时序整合，所以在扫描信号线驱动电路上也存在移位寄存器的信号延迟问题。
这里，为解决上述问题，可以采取推测移位寄存器上产生的信号延迟，调整各种输入信号的时序的方法。但是，这种解决方法中，也存在着需要这种调整时序的手段因而需要增大电路规模的问题。另外，为了留有对输入信号时序进行调整的余地，要使主时钟频率取得更高，这一点又会造成电路功耗增加的问题。
另一方面，为了缓解上述信号延迟，提高移位寄存器的上升特性及下降特性即可，但这时有以下的问题存在。
例如，现在考虑得到输出信号Q2的情况，为了能无延迟地迅速得到该输出信号Q2的下降，需要将复位信号RB(即信号GB4)迅速输入到FF2的复位端子，同时也要提高FF2自身的下降特性。
这里，如果考虑输出作为信号GB4的源的输出信号Q3的FF3(FF3既可以为图18的构成，又可以为图20的构成)内的动作，为了迅速输出输出信号Q3(为了提高输出信号Q3的上升特性)，只要提高Mp4的能力即可，在设计上将Mn4的W尺寸(沟道宽)做得比Mp4小，提高Mp4上电流流过的能力，加快输出信号Q的上升即可。
另一方面，FF2的输出信号Q2因为反相后成为信号GB3并成为前级的FF1的复位信号，故从无延迟地迅速得到输出信号Q1的下降的角度来看，根据和上述说明同样的理由，要提高FF2的输出信号Q2的上升特性(在设计上，将Mp4的W尺寸(沟道宽)做得比Mn4窄，以提高Mn4上的电流流过的能力)。但是这一点，从无延迟地迅速得到输出信号Q2的下降的角度来看，恰好与提高FF2自身的下降特性的设计思想相背。
如上所述，在用现有的RS触发器构成移位寄存器的情况下，如为了注重对前级的复位而提高输出信号OUT的上升特性，则现在在本级从后级接受复位信号后要下降时，又有输出级的下降特性恶化的问题存在。
发明内容
本发明之目的在于，提出一种能使上升特性和下降特性两种特性均得以提高的触发器的方案，将该触发器多级连接而成的移位寄存器、以及在将该移位寄存器用于扫描信号线驱动电路或数据信号线驱动电路的有源矩阵型显示装置中，减轻信号延迟。
本申请的触发器为了达到上述目的，在包括将外部输入的输入信号根据与该输入信号另行输入的控制信号提供给后级的闩锁部的选通部、以及具有闩锁从上述选通部供给的输入信号的闩锁电路的闩锁部的触发器中，所述闩锁部包括利用对该闩锁部自外部输入的复位信号解除上述闩锁电路的闩锁状态的闩锁解除手段、以及向外部输出作为该触发器的工作电源提供的High电位或Low电位中的任一电位的输出控制手段。
采用上述构成，触发器输出的上升或下降假设是在上述闩锁电路随闩锁信号(即选通部供给的输入信号)的变化而产生的，而上升或下降中的另一特性能通过向外部输出作为触发器的工作电源提供的High电位或Low电位而产生。
例如，可以考虑以下的情形，即在上述闩锁电路闩锁的输入信号下降时，随此下降，触发器的输出信号也下降，利用复位信号解除上述闩锁电路的闩锁状态，同时利用上述输出控制手段，作为该触发器工作电源提供的High电位作为输出信号向外部输出。
在这种情形下，为了使输出信号的下降陡峭，上述闩锁电路的设计优先考虑下降特性即可，为了使输出信号的上升变陡，只要提高所述输出控制手段的驱动能力即可。
即上述构成的触发器中，输出信号的下降特性和上升特性分别取决于闩锁电路及输出控制手段，能完全独立地调整，因而能获得一种上升特性及下降特性俱佳的触发器。
另外，本发明的移位寄存器系将上述任何一种触发器多级连接而成。
根据上述构成，在上述移位寄存器所用的触发器中，能同时提高上升特性及下降特性，并能减轻该移位寄存器中信号的延迟。
另外，本发明的有源矩阵型显示装置将所述移位寄存器用于扫描信号线驱动电路或数据信号线驱动电路中之任何一种电路或两种电路都用。
采用上述构成，在将所述移位寄存器用于数据信号线驱动电路时，能减轻移位寄存器生成的取样信号上的延迟，在取样信号和数据供给线供给的数据信号之间不会产生时序偏移，所以各源极布线能稳定取入所要的数据。另外，在将所述移位寄存器用于扫描信号线驱动电路时，使移位寄存器生成的扫描信号和对各源极布线供给的数据信号时序整合变得容易，能稳定地动作。
上发明之其他的目的、特征及优点根据以下所述将会充分理解。另外，本发明之优点参照附图及以后的说明亦将进一步明瞭。
图1表示本发明的实施形态，是实施形态1的RS触发器构成的电路图。
图2是移位寄存器用于驱动电路的图像显示装置的概要构成图。
图3是上述图像显示装置中的像素的构成图。
图4为表示图1示出的触发器输入输出信号波形的时序图。
图5为表示实施形态2的RS触发器构成的电路图。
图6为表示图5示出的触发器输入输出信号波形的时序图。
图7为表示实施形态3的RS触发器构成的电路图。
图8为表示图7示出的触发器输入输出信号波形的时序图。
图9为表示实施形态3的RS触发器的其他构成的电路图。
图10为表示实施形态4的RS触发器构成的电路图。
图11为表示实施形态4的RS触发器的其他构成的电路图。
图12为表示实施形态4的RS触发器的其他构成的电路图。
图13为表示图11示出的触发器输入输出波形的时序图。
图14为表示图12示出的触发器输入输出波形的时序图。
图15为表示实施形态5的RS触发器构成的电路图。
图16为表示图15示出的触发器输入输出信号波形的时序图。
图17表示复位-置位触发器的基本结构。
图18为表示现有RS触发器构成示例的电路图。
图19为表示图18示出的触发器输入输出信号波形的时序图。
图20为表示已有的RS触发器的其他构成示例的电路图。
图21为表示图20示出的触发器输入输出信号波形的时序图。
图22为表示采用RS触发器的移位寄存器的构成示例的方框图。
图23为表示图22示出的移位寄存器输入输出信号波形的时序图。
图24表示反相器输入输出特性。
图25表示反相器的瞬态特性(输出波形)。
图26表示图25示出的反相器输出波形的上升波形。
图27表示图25示出的反相器输出波形的下降波形。
具体实施例方式
现参照附图对本发明一实施形态说明如下。
首先，本发明的图像显示装置构成例示于图2。图2示出的图像显示装置11包括显示部12、扫描信号线驱动电路13、数据信号线驱动电路14、以及控制电路15。
显示部12具有n根互相平行的扫描信号线GL……(GL1、GL2、……GLn)、n根互相平行的数据信号线SL……(SL1、SL2、……SLn)、及配置成矩阵的像素(图中为P1X)16。像素16形成于用相邻的两根扫描信号线GL·GL和相邻的两根数据信号线SL·SL围成的区域中。为便于说明，设扫描信号线GL及数据信号线SL的根数相同都为n根，当然两种信号线的数量可以不同。
扫描信号线驱动电路13具有移位寄存器17，该移位寄存器17根据从控制电路15输入的两种时钟信号GCK1·GCK2，及启动脉冲GSP，依次产生供给与各行像素16连接的扫描信号线GL1、GL2、……的扫描信号。关于移位寄存器17的电路构成将在以后叙述。
数据信号线驱动电路14具有移位寄存器1及取样部18。从控制电路15向移位寄存器1输入互相相位各异的两种时钟信号SCK·SCKB、及启动脉冲SSP，另一方面，图像信号DAT从控制电路15向取样部18输入。数据信号线驱动电路14根据移位寄存器1的各级输出的信号S1～Sn，在取样部18对图像信号取样，将所得的图像数据向连接于各列像素16的数据信号线SL1、SL2、……输出。
控制电路15为生成控制扫描信号线驱动电路13及数据信号线驱动电路14的动作用的各种控制信号的电路。如上所述，作为控制信号，准备有时钟信号GCK1、GCK2、SCK、SCKB、启动脉冲信号GSP·SSP及图像信号DAT等。
还有，本图像显示装置11的扫描信号线驱动电路13、数据信号线驱动电路14及显示部12的像素16中，分别设置开关元件。
在本图像显示装置11为有源矩阵型液晶显示装置的情况下，上述像素16如图3所示，由场效应晶体管构成的像素晶体管SW和包括液晶电容CL在内的像素电容Cp(根据需要可附加辅助电容Cs)构成。在这样的像素16中，通过像素晶体管SW的漏极及源极，数据信号线SL与像素电容Cp的一端的电极连接，像素晶体管SW的栅极与扫描信号线GL连接，像素电容Cp另一端的电极在全部像素上与公用电极线(未图示)连接。
这里，若用P1X(i、j)表示与第I根数据信号线SLi和第j根扫描信号线GLj连接的像素16，(i、j为在1≤i、j≤n的范围内任意的整数)，在该P1X(i、j)上，当选择扫描信号线GLj时，像素晶体管SW导通，作为加在数据信号线SLi上的图像数据的电压施加在像素电容Cp上。这样，当电压加在像素电容Cp的液晶电容CL上时，液晶的透过率或反射率受到调制。因此，如选择扫描信号线GLj，将与图像数据对应的信号电压加在数据信号线SLi上，则能使该P1X(i、i)的显示状态与图像数据一致地变化。
图像显示装置11中，扫描信号线驱动电路13选择扫描信号线GL，加在与被选中的扫描信号线GL和数据信号线SL的组合对应的像素16上的图像数据，利用数据信号线驱动电路14向各数据信号线SL输出。通过这样，将各图像数据分别写入与该扫描信号线GL连接的像素16。再有，扫描信号线驱动电路13依次选择扫描信号线GL，数据信号线驱动电路14向数据信号线SL输出图像数据。其结果是，将各图像数据写入显示部12的全部像素16中。显示部12显示与图像信号DAT对应的图像。
从上述控制电路15至数据信号线驱动电路14之间，给各像素16的图像数据作为图像信号DAT以分时方式传送，数据信号线驱动电路14用以作为定时信号的，在规定的周期占空比在50％以下(本实施形态中，Low期间比High期间短)的时钟信号SCK、及与该时钟信号SCK相位相差180°的时钟信号SCKB、以及启动脉冲SSP为依据的定时，从图像信号DAT抽出各图像数据。
具体地说，数据信号线驱动电路14的移位寄存器1与时钟信号SCK·SCKB同步，通过输入启动脉冲SSP，依次一边使与时钟信号的一半周期相当的脉冲移位以便输出，以此生成每一个时钟信号定时不同的输出信号S1～Sn。另外，数据信号线驱动电路14的取样部18按照各输出信号S1～Sn的定时，从图像信号DAT中抽出图像数据。
另一方面，扫描信号线驱动电路13的移位寄存器17与时钟信号GCK1·GCK2同步，通过输入启动脉冲GSP，依次边使输出与时钟信号的一半周期相当的脉冲移位一边输出，通过这样将每一个时钟信号定时不同的扫描信号向各扫描信号线GL1～GLn输出。
上述数据信号线驱动电路14的移位寄存器1及扫描信号线驱动电路13的移位寄存器17的大致构成都可以采用与图22示出的构成相同。但是，本实施形态的移位寄存器1或17中，由于所用的RS触发器的构成与现有的不同，所以在以后的实施形态1至5中详细说明本发明的触发器的具体例子。
实施形态1下面参照图1说明本实施形态1的RS触发器的构成例。
图1示出的RS触发器大致由选通部21和闩锁部22构成。
选通部21将p型晶体管Mp1和n型晶体管Mn1(以后称p型晶体管为Mp，n型晶体管为Mn)在电源VDD(High电位)-VSS(Low电位)间串联连接，构成反相器电路23。上述反相器电路23的输入侧，即Mp1及Mn1的栅极接控制端GB。
又在输入端CK和Node A之间连接着Mn2和Mp2以并联连接方式构成的CMOS型模拟开关ASW1。上述模拟开关ASW1其Mn2的栅极接反相器电路23的输出(即连接Mp1的源极和Mn1的漏极的连接点)，其Mp2的栅极接控制端GB。
当VDD提供给该ASW1的Mn2的栅极时，Mn2的源极-漏极间导通，一旦被提供VSS，源极-漏极间变成非导通状态。另一方面，一旦向Mp2的栅极提供VSS，Mp2的源极-漏极间变成导通状态，一旦连接于VDD就变为非导通状态。这样，模拟开关ASW1利用Mn2和Mp2的动作，控制输入信号CK的输入。另外，上述Node A成为选通部21的输出。
闩锁部22具备在电源VDD-VSS间由Mp3和Mn3构成的反相器电路24、及由Mp4和Mn4构成的反相器电路25。反相器电路24的输入和反相器电路25的输出互相连接。上述选通部21的输出、即Node A与反相器电路24的输入连接。另外，设反相器电路24的输出为Node B，反相器电路25的输出为Node C。
另外，在反相器电路24的输出和本RS触发器的输出端子OUT之间连接Mn5与Mp5并联连接构成的CMOS型模拟开关ASW2(闩锁解除手段)。上述模拟开关ASW2，Mn5的栅极通过反相器26与控制端R连接，Mp5的栅极与控制端R连接。
另外，上述模拟开关ASW2与输出端OUT之间的连接点，与反相器电路25的输出连接。因此，在上述模拟开关ASW2导通期间反相器电路24的输出接于反相器电路25的输入，反相器电路24及25构成其输入侧和输出侧互相连接组合的闩锁电路。
又在电源VSS和输出端OUT之间配置其栅极与控制端R连接的Mn6(输出控制手段)。
以下参照图4说明图1示出的RS触发器的动作。
如图4示出的时序图所示，控制信号GB、时钟信号CK、复位信号R分别输入到上述RS触发器的控制端GB、输入端CK、及复位端R。
首先，在时间t1，当控制信号GB下降到Low(VSS)时，反相器电路23的输出为VDD，VDD被提供给模拟开关ASW1的Mn2的栅极。另外，VSS(控制信号GB)被提供给模拟开关ASW的Mp2的栅极。由此，模拟开关ASW1闭合，时钟信号CK被提供给Node A。
然后，在时间t2，当时钟信号CK转为Low时，Node A的电位变成Low，输入由Mn3和Mp3构成的反相器电路24的栅极，反相器电路24的输出、即Node B为High。这时，由于复位信号R为Low不变，所以Low被加在由Mp5和Mn5构成的模拟开关ASW2的Mp5的栅极上，利用反相器电路26使复位信号R反相，High加在Mn5上。因而，模拟开关ASW2变为闭合状态，Node B的信号通过模拟开关ASW2原封不动地成为该RS触发器的输出OUT。
再有，node B的信号分别加在Mn4和Mp4构成的反相器电路25的各栅极上，反相电路25的输出、即node C变成Low。借助于此，由反相器电路24和反相器电路25组成的闩锁电路处于起闩锁作用的状态。
然后，在时间t3，当控制信号GB为High，模拟开关ASW1断开，停止向Node A供给时钟信号CK。这时，由于复位信号为Low状态，所以模拟开关ASW2依旧闭合，由反相器电路24及25组成的闩锁电路输出OUT保持为High。
然后，在时间t4，当复位信号R为High时，模拟开关ASW2断开，同时Mn6导通。从而，输出端OUT和Node B脱开，同时通过Mn6与电源VSS连接，故输出OUT变成Low。又由于模拟开关ASW2断开，切断反相器电路24的输出和反相器电路25之间的连接，解除反相器电路24及25造成的闩锁状态。这时因为向反相器电路25的输入提供Low，所以Node C为High。反相器电路24的输出node B为Low。
接着，在时间t5以后，复位信号R变成Low。此时，Mn6变成非导通，输出端OUT和电源VSS脱开，通过使模拟开关ASW2闭合，反相器电路24及25恢复闩锁状态，输出的OUT保持Low不变。
在本实施形态1的上述构成的RS触发器中，考虑输出OUT的上升特性，将Low的控制信号GB输入到该RS触发器，时钟信号CK-下降，node A就变成Low。这时，为了使输出OUT迅速上升，将Mp3的沟道宽度做得比Mn3大从而提高Mp3的驱动能力，能使上升特性提高。
图24示出改变构成反相器的Pch晶体管(Mp)和Nch晶体管(Mn)的能力(电流量)时的输入输出特性，图25示出瞬态特性(输出波形)。图24及图25中，分别表示以下的参数，即(1)Mp的能力大于Mn的能力(P＞N)(2)Mp的能力和Mn的能力几乎相等(P＝N)(3)Mn的能力大于Mp的能力(P＜N＝图26及图27分别为表示图25示出的反相器输出波形中的上升波形和下降波形的曲线图。根据上述的曲线图可知；(P＞N)时，上升特性好，但下降特性差，(P＝N)时，上升特性和下降特性几乎相同(标准的反相器)，(P＜N)时，下降特性好，但上升特性差。
如上所述，在同一反相器中，试图同时兼得良好的上升及下降特性是件困难的事。本实施形态的RS触发器中，Mn3和Mp3构成的反相器电路24将只对输出OUT的上升特性产生影响的Mp3的沟道宽度做得比Mn3的宽，从而提高Mp3的驱动能力，提高上升特性，可以作为另一种反相器具备。
接着分析输出OUT的下降特性，下降只要提高利用复位信号R使输出OUT转为Low的Mn6的驱动能力即可，通过增大该Mn6的沟道宽度便可实现。
另外，虽然由于复位信号R上升，Mn6开始导通，但这时由于模拟开关ASW2的作用，输出OUT从Mn6以外的电路完全脱开，因此在电气上输出OUT只受到Mn6的作用，所以下降特性只取决于Mn6的驱动能力。
所以，上述构成的RS触发器中，输出OUT的下降特性和上升特性能完全独立地进行调整，所以与现有的结构相比，能大幅度地削减构成移位寄存器时输出信号Q的延迟时间。
实施形态2下面参照图5说明本实施形态2的RS触发器的构成例。
图5示出的RS触发器大致由选通部21及闩锁部27构成。选通部21的构成及动作由于与上述实施形态1的图1示出的RS触发器相同，故在此不再详述。
闩锁部27的构成与图1示出的闩锁部22类似，不同之处为用模拟开关ASW3代替模拟开关ASW2。在闩锁部27中，对于和闩锁部22相同的构成，标注和图1相同的构件编号，不再详述上述模拟开关ASW3作为Mn7及Mp7以并联连接方式构成的CMOS型模拟开关而连接在反相器电路24的输出和本RS触发器输出端OUT之间。另外，上述模拟开关ASW3其Mn7的栅极连接电源VDD，Mp7的栅极连接控制端R。
以下参照图6说明图5示出的上述RS触发器的动作。
现在，如图6示出的时序图所示，控制信号GB、时钟信号CK、复位信号R分别输入到上述RS触发器的控制端GB、输入端CK、复位端R。
首先，在时间t1，当控制信号GB下降至Low(VSS)时，反相器电路23的输出为VDD，VDD被提供给模拟开关ASW1的Mn2的栅极。另一方面，VSS(控制信号GB)被提供给模拟开关ASW2的Mp2的栅极。以此使模拟开关ASW1闭合，时钟信号CK提供给Node A。
然后，在时间t2，当时钟信号CK转为Low时，Node A的电位变为Low，输入由Mn3和Mp3构成的反相器电路24的栅极，反相器电路24的输出、即Node B变成Hgih。这时，由于复位信号R仍为Low，在Mp7和Mn7构成的模拟开关ASW3的Mp7的栅极上施加Low，在Mn7上施加High(电源VDD)。因而，模拟开关ASW3为闭合状态，node B的信号通过模拟开关ASW3保持原样为该RS触发器的输出OUT。
再有，node B的信号分别加在由Mn4和Mp4构成的反相器电路25的各栅极上，反相器电路25的输出、即node C变成Low。因此，变成由反相器电路24和反相器电路25构成的闩锁电路起作用的状态。
然后，在时间t3，当控制信号GB变成High时，模拟开关ASW1断开，停止向Node A供给时钟信号CK。这时，复位信号R为Low的状态，因此模拟开关ASW3依旧闭合，利用反相器电路24和25组成的闩锁电路，使输出OUT保持在High。
上述t1至t3的动作和图1示出的RS触发器的动作相同。
然后，在时间t4’，当复位信号为high时，在模拟开关ASW3中，Mp7为非导通，另外，在Mn7中复位信号R刚变成High时栅极及源极的输入都为High，所以Mn7也变为非导通，模拟开关ASW3断开，输出端OUT和Node B脱开。另外，通过模拟开关ASW3断开，以此切断反相器电路24的输出和反相器电路25的输入的连接，解除反相器电路24及反相器电路25形成的闩锁状态。
另一方面，由于复位信号R变为high，Mn6导通，输出OUT通过Mn6与电源VSS连接，因此变成Low。又，一旦Mn6导通，反相器电路25的输入变为Low，因此，随之Node C变为High，Node B变为Low。一旦Node B为Low，在模拟开关ASW3的Mn7中，栅极输入变成High，源极输入变成Low，因此Mn7导通，输出端OUT与Node B(在此时为Low)连接，这时刻输出端OUT由于Mn6的作用而变成了Low。
然后，在时间t5之后，复位信号R变成Low。这时，Mn6变成非导通，输出端子OUT和电源VSS脱开，由于模拟开关ASW3闭合，反相器电路24及25形成的闩锁状态恢复，输出OUT保持Low不变。
下面对本实施形态2的上述RS触发器中输出OUT的上升特性进行分析，Low的控制信号GB被输入到该RS触发器，一旦时钟信号CK下降，node A变成Low。此时，为了使输出OUT迅速上升，通过将Mp3的沟道宽度做得比Mn3宽，从而提高Mp3的驱动能力，使其高于Mn3，能够提高上升特性。
下面考虑输出OUT的下降特性，下降只要提高利用复位信号R使输出OUT转为Low的Mn6的驱动能力即可，可以通过加大该Mn6的沟道宽度来实现。
又，由于复位信号R的上升，Mn6开始导通，但在复位信号R刚上升，利用模拟开关ASW3的作用，能够使输出OUT从Mn6以外的电路完全脱开，所以在电气上输出OUT只受到Mn6的作用，因此下降特性只取决于Mn6的驱动能力。
因而，在上述构成的RS触发器中，输出OUT的下降特性和上升特性能完全独立地调整，所以与现有的构成相比，能大幅度减小构成移位寄存器时输出信号Q的延迟时间。
又，在上述图6示出构成的RS触发器中，与图1示出的构成的RS触发器相比，不需要使ASW2动作用的反相器26，具有能减少元件数量的优点。
实施形态3下面参照
本发明实施形态3的RS触发器的构成例。
图7示出的RS触发器大致可以用选通部28和闩锁部22构成。闩锁部22的构成与动作，与上述实施形态1的图1示出的RS触发器相同，所以不再在此详述。
另外，选通部28为将控制信号GB、时钟信号CK及其反相信号CKB作为输入，时钟信号CK及反相时钟信号CKB其振幅比本电路的电源、即电源VDD小的时候的构成例。
选通部28中，Mp8、Mn8串联连接于电源VDD和输入端CKB之间，Mn9连接于输入端CK和Node A(选通部28的输出)之间。另外，Mn10配置在Mp8的源极和Mn8的漏极之间的连接点(记为Node D)与电源VSS之间。Mp8及Mn10的栅极都与控制端GB连接。Mn8的栅极连接于Node D。
以下参照图8说明图7示出的上述RS触发器的动作。
现在，如图8示出的时序图所示，控制信号GB、时钟信号CK、反相时钟信号CKB、复位信号R分别输入到上述RS触发器的控制端GB、输入端CK及CKB、以及复位端子R。这里，作为一个例子，设时钟信号CK及反相时钟信号CKB的振幅为3.3V，电路的电压VDD为12V，VSS为0V。再设Mn8及Mn9的阈值为3V。
首先，在时间t1，由于控制信号GB为Low(VSS)，Mp8导通，同时Mn10为非导通。这时，如前所述，反相时钟信号CKB为0V，时钟信号CK为3.3V，Mn8的阈值电压为3V时，由于Node D的电位为接近Mn8的阈值电压的约3V。Node D的电位也是Mn9的栅极电位，所以在Mn9中栅极电位约为3V，源极电位为3.3V。因此，Mn9中栅极-源极间电压约为0.3V，所以成非导通状态，Node A保持此前的状态不变，继续保持High。另外，闩锁部22中，利用实施形态1中说明的动作，将Node A的电位保持在High，其输出OUT为Low。
然后，在时间t2，如反相时钟信号CKB为3.3V，时钟信号CK为0V，则node D为在Mn8的阈值电压3V上再加3.3V的约6.3V，该电位加在Mp9的栅极上。此时，Mn9的源极为0V，所以Mn9导通，使Node A为Low。
然后，一到时间t3，控制信号GB变成High(VDD＝12V)，使Mp8为非导通，Mn10导通，因此Mn8和Mn9的栅极上外加Low(VSS＝0V)，时钟信号CK、反相时钟信号CKB脱开。所以在控制信号GB为High(VDD＝12V)时，如想要时钟信号CK、反相时钟信号CKB保持某种状态的话，则不影响本电路。这时，Node A利用Mn9的非导通从时钟信号CK上脱开，但利用闩锁部22保持在Low，闩锁部22的输出OUT也一直为High。
接着，在时间t4以后，由于Mn9为非导通，选通部28的输出对闩锁部22的动作无影响，与实施形态1中说明的动作一样地动作。
还有，上述图7示出的结构的RS触发器虽然采用由选通部28和图1示出的闩锁部22组合的结构，但也可以如图9所示采用由选通部28和图5示出的闩锁部27组合的构成。图9示出的RS触发器中的各种输入信号和输出信号之间的关系也和图7示出的RS触发器一样。
实施形态4
下面参照图10说明本实施形态4的RS触发器的构成例。
图10中示出的RS触发器大致由选通部21和闩锁部29构成。选通部21的构成及动作与上述实施形态1中图1示出的RS触发器相同，所以不再在此详述。
闩锁部29的构成和实施形态1的闩锁部22大致类似，但是利用时钟控制式反相器电路24’代替反相器电路24，并且省略模拟开关ASW2这一点不同于闩锁部22。
时钟控制式反相器电路24’的构成是，在构成反相器电路24的Mp3及Mn3的两侧，再配置Mp11及Mn11。即Mp11配置在Mp3和电源VDD之间，Mn11配置在Mn3和电源VSS之间。另外，复位信号R直接输入到Mp11栅极，又利用反相器30将复位信号R反相后输入到Mn11的栅极。
图10示出的RS触发器中，复位信号R为High时，Mp11及Mn11为非导通，是将Mp3和Mn3从电源VDD和VSS脱开的浮置状态。这是和图1的闩锁部22中ASW2变为非导通时相同的状态。复位信号R为Low时，Mp11及Mn11导通，Mp3及Mn3接于电源VDD及VSS。这是和图1的闩锁部22中的ASW2导通时相同的状态。
这样，本实施形态4的RS触发器可以进行和图1示出的RS触发器同样的动作。另外，省略模拟开关ASW2，通过使用时钟控制式反相器电路24’可以谋求在RS触发器的电路构成上削减电路面积。
另外，还可以举出图11、12所示的构成作为本实施形态4的RS触发器的变形例。这是用时钟控制式反相器电路25’(图11的构成)或25”(图12的构成)代替图1示出的构成中的反相器电路25的结构。
时钟控制式反相器电路(NOR电路)25’中，Mp12接于输出端子OUT和Mp4之间，Mn12和Mn4并联连接在电源VSS和输出端子OUT之间。复位信号R输入到Mp12及Mn12的栅极。
另外，时钟控制式反相器电路(NAND电路)25”中，Mp13和Mp4并联连接在电源VDD和输出端子OUT之间，Mn13接在电源VSS和Mn4之间。复位信号RB输入到Mp13及Mn13的栅极。
图11及图12示出的RS触发器的具体动作省略不叙，输入输出信号波形如图13及图14所示。
实施形态5
上述实施形态1至3的RS触发器都是在反相器(即反相器电路24)，为了提高输出的上升特性、下降特性，通过n型晶体管Mn6连接输出端OUT和低电位VSS构成。
但是，与此相反，也可采用另外的构成，即在反相器上为了提高输出的下降特性和上升特性，通过晶体管连接输出端OUT和高电位VDD。这样的RS触发器的构成例子示于图15。
图15所示的RS触发器大致由选通部21(也可用图7示出的选通部28)和闩锁部31构成。选通部21的构成及动作和上述实施形态1的图1示出的RS触发器相同，故在此不再说明。
闩锁部31的构成与实施形态1的闩锁部22类似，但省略Mn6，取而代之的是在电源VDD和输出端OUT之间配置其栅极通过反相器26与控制端R连接的Mp14。
图15示出的RS触发器，其具体动作省略不叙，输入输出波形如图16所示。上述RS触发器中，在输出OUT下降时，ASW2导通，在反相器电路24中，如预先采用下降特性优先考虑的设计，则能使该RS触发器的下降特性提高。另外，在输出OUT上升时，ASW2变成非导通，如提高Mp14的驱动能力，则能使该RS触发器的上升特性提高。
本发明的触发器如以上所述，具备将从外部输入的输入信号根据与该输入信号不同另行输入的控制信号提供给后级的闩锁部的选通部、以及其有闩锁从上述选通部供给的输入信号的闩锁电路的闩锁部，上述闩锁部包括利用从该闩锁部外部输入的复位信号解除上述闩锁电路的闩锁状态的闩锁解除手段、以及作为该触发器的工作电源向外部输出所供给的高电位或低电位的输出控制手段。
采用上述构成，触发器输出的上升及下降中的一个能随着上述闩锁电路闩锁的信号(即选通部供给的输入信号)的变化而产生，而另一个则能通过向外部输出作为触发器工作电源供给的High电位或Low电位而产生。
例如考虑以下的情况，即上述闩锁电路闩锁的输入信号下降时，随此触发器输出信号下降，利用复位信号解除上述闩锁电路的闩锁状态，同时还利用上述输出控制手段作为该触发器的工作电源提供的High电位以输出信号形式向外部输出的情况。
在上述的情况下，为了使输出信号的下降变得陡峭，只要优先考虑下降特性设计上述闩锁电路即可，为了使输出信号的上升陡峭，只要提高上述输出控制手段的驱动能力即可。
即在上述构成的触发器中，输出信号的下降特性和上升特性分别依存于闩锁电路及输出控制手段，能完全独立地调整，故能得到上升特性及下降特性俱佳的触发器。
另外，本发明的触发器中，上述闩锁电路由两个反相器电路其输入侧和输出侧互相连接组成，上述闩锁解除手段配置在其输出侧连接触发器输出端的反相器电路输出侧和该触发器输出端之间，是利用上述复位信号ON/OFF切换的模拟开关，上述输出控制手段配置在作为该触发器工作电源供给的High或Low电位的输入端和该触发器输出端之间，是利用上述复位信号进行ON/OFF切换的开关元件。
采用上述构成，构成上述闩锁电路的两个反相器电路中，可以利用其输出与触发器输出端连接的一侧的反相器电路使输出信号的下降特性和上升特性中的一个特性得以提高，利用上述开关元件使另一个特性也得以提高。
另外，本发明的触发器中，上述模拟开关为将P型晶体管和n型晶体管的源极和漏极之间互相连接的CMOS型模拟开关，根据上述复位信号直接使上述P型晶体管及n型晶体管两者实现ON/OFF切换。
采用上述成，构成上述模拟开关的P型晶体管及n型晶体管两者的动作可利用上述复位信号直接切换，所以该模拟开关能确实可靠地动作。
另外，本发明的触发器中，上述模拟开关为p型晶体管和n型晶体管的源极及漏极之间互相连接的CMOS型模拟开关，根据上述复位信号，上述p型晶体管及n型晶体管中的一个晶体管直接实现ON/OFF切换，另一个晶体管利用外加一定的栅极电位，栅极一漏极间电位的变动实现ON/OFF切换。
采用上述构成，可利用上述复位信号只使构成上述模拟开关的p型晶体管及n型晶体管中一个晶体管的动作直接切换，因此与利用复位信号直接切换两晶体管的动作的构成相比，能减少反相器元件。
另外，本发明的触发器中，上述闩锁电路为对两个反相器使其输入侧和输出侧互相连接的结构，通过在其输出侧与触发器输出端连接的反相器电路上使用时钟控制式反相器，从而构成上述闩锁电路兼用作闩锁解除手段的结构。
采用上述构成，将构成上述闩锁电路的两个反相器电路中，其一个反相器电路采用时钟控制式反相器，从而构成能使上述闩锁电路兼用作闩锁解除手段的结构，以求减少电路面积。
另外，本发明的移位寄存器由以上所述的任一种触发器多级连接而成。
采用上述构成，在上述移位寄存器中使用的触发器中，能使上升特性和下降特性均得以提高，在该移位寄存器中，信号延迟也能减轻。
另外，本发明的有源矩阵型显示装置将以上所述的移位寄存器用于扫描信号线驱动电路及数据信号线驱动电路中任何一种或两种。
采用上述构成，在将上述移位寄存器用于数据信号线驱动电路时，能减轻移位寄存器生成的取样信号的延迟，由于取样信号与数据供给线供给的数据信号线之间不产生时序偏差，所以对于各源极配线能够稳定取入所需的数据。另外，上述移位寄存器用于扫描扫描信号线驱动电路时，能使移位寄存器生成的扫描信号与供给各源极布线的数据信号的时序整合变得容易，能稳定地工作。
本发明详细说明中所述的具体实施形态及实施例，归根结底是为了帮助对本发明技术内容的理解，不应仅狭义地理解为限于上述具体例，在本发明精神和后述的权利要求范围内，可以作各种变更实施。
权利要求
1.一种触发器，包括选通部分，适配成接收输入信号以及适配成根据控制信号传送输入信号；以及锁存部分，包括锁存电路，适配成接收和锁存从选通部分提供的输入信号，锁存取消部分，适配成当把复位信号施加于锁存部分时取消锁存电路的锁存状态，以及输出控制部分，适配成输出高电位或低电位。
2.如权利要求1所述的触发器，其特征在于，所述锁存电路包括两个反相器电路，所述两个反相器电路相应的输入端与相应的输出端相互之间相连接，其中锁存取消部分包括开关，所述开关根据复位信号切换到“通”和“断”，并且所述开关设置在所述触发器的一个输出端子和输出端连接到触发器的输出端子的所述两个反相器电路中之一的输出端之间，以及其中输出控制部分包括根据复位信号切换到“通”和“断”的开关元件，所述开关元件设置在所述触发器的输出端子和作为供操作触发器用的电源而提供的高电位或低电位的输入端子之间。
3.如权利要求2所述的触发器，其特征在于，所述开关是传输门，所述传输门包括通过各自的源极和漏极相互连接的p型晶体管和n型晶体管，其中根据复位信号直接切换p型晶体管和n型晶体管的导通或截止。
4.如权利要求2所述的触发器，其特征在于，所述开关是传输门，所述传输门包括通过各自的源极和漏极相互连接的p型晶体管和n型晶体管，其中切换p型晶体管和n型晶体管的导通或截止，以致根据复位信号直接切换p型晶体管和n型晶体管中之一，并且根据相对于所提供的恒定栅极电位发生的栅极—源极电位波动来切换p型晶体管和n型晶体管中的另一个。
5.如权利要求1所述的触发器，其特征在于，所述锁存电路包括相应的输入端连接到相应的输出端的两个反相器电路，其中对于其输出连接到触发器的输出端子的所述两个反相器电路中之一使用一个用时钟触发的反相器，为的是使锁存电路还起锁存取消部分的作用。
6.如权利要求3所述的触发器，其特征在于，所述传输门是CMOS模拟开关。
7.如权利要求4所述的触发器，其特征在于，所述传输门是CMOS模拟开关。
8.一种移位寄存器，包括在多个级中相互连接的触发器，触发器的每一个包括选通部分，适配成接收输入信号以及适配成根据控制信号传送输入信号；以及锁存部分，包括锁存电路，适配成接收和锁存从选通部分提供的输入信号，锁存取消部分，适配成当把复位信号施加于锁存部分时取消锁存电路的锁存状态，以及输出控制部分，适配成输出高电位或低电位。
9.一种有源矩阵显示装置，包括扫描信号线驱动电路和数据信号线驱动电路，其中至少一个电路包括移位寄存器，所述移位寄存器包括在多级中相互连接的触发器，触发器的每一个包括选通部分，适配成接收输入信号以及适配成根据控制信号传送输入信号；以及锁存部分，包括锁存电路，适配成接收和锁存从选通部分提供的输入信号，锁存取消部分，适配成当把复位信号施加于锁存部分时取消锁存电路的锁存状态，以及输出控制部分，适配成输出高电位或低电位。
10.一种触发器，包括选通装置，用于接收输入信号以及用于根据控制信号传送输入信号；以及锁存部分，包括锁存电路装置，用于接收和锁存从选通部分提供的输入信号，锁存取消装置，用于当把复位信号施加于锁存部分时取消锁存电路装置的锁存状态，以及输出控制装置，用于输出高电位或低电位。
11.如权利要求10所述的触发器，其特征在于，所述锁存电路装置包括两个反相器电路，所述两个反相器电路相应的输入端与相应的输出端相互之间相连接，其中锁存取消装置包括开关，所述开关根据复位信号而切换到“通”和“断”，并且所述开关设置在所述触发器的一个输出端子和输出端连接到触发器的输出端子的所述两个反相器电路中之一的输出端之间，以及其中输出控制装置包括根据复位信号切换到“通”和“断”的开关元件，所述开关元件设置在所述触发器的输出端子和作为供操作触发器用的电源而提供的高电位或低电位的输入端子之间。
12.如权利要求11所述的触发器，其特征在于，所述开关是传输开关，所述传输开关包括通过各自的源极和漏极相互连接的p型晶体管和n型晶体管，其中根据复位信号直接切换p型晶体管和n型晶体管的导通或截止。
13.如权利要求11所述的触发器，其特征在于，所述开关是传输开关，所述传输开关包括通过各自的源极和漏极相互连接的p型晶体管和n型晶体管，其中切换p型晶体管和n型晶体管的导通或截止，以致根据复位信号直接切换p型晶体管和n型晶体管中之一，并且根据相对于所提供的恒定栅极电位发生的栅极—源极电位波动来切换p型晶体管和n型晶体管中的另一个。
14.如权利要求12所述的触发器，其特征在于，所述传输门是CMOS模拟开关。
15.如权利要求13所述的触发器，其特征在于，所述传输门是CMOS模拟开关。
16.如权利要求10所述的触发器，其特征在于，所述锁存电路装置包括相应的输入端连接到相应的输出端的两个反相器电路，其中对于其输出连接到所述触发器的输出端子的所述两个反相器电路中之一使用一个用时钟触发的反相器，为的是使锁存电路还起锁存取消装置的作用。
17.一种移位寄存器，包括在多个级中相互连接的触发器，触发器的每一个包括选通装置，用于接收输入信号以及用于根据控制信号传送输入信号；以及锁存部分，包括锁存电路装置，用于接收和锁存从选通部分提供的输入信号，锁存取消装置，用于当把复位信号施加于锁存部分时取消锁存电路装置的锁存状态，以及输出控制装置，用于输出高电位或低电位。
18.一种有源矩阵显示装置，包括扫描信号线驱动电路和数据信号线驱动电路，其中至少一个电路包括移位寄存器，所述移位寄存器包括在多级中相互连接的触发器，触发器的每一个包括选通装置，适配成接收输入信号以及用于根据控制信号传送输入信号；以及锁存部分，包括锁存电路装置，用于接收和锁存从选通部分提供的输入信号，锁存取消装置，用于当把复位信号施加于锁存部分时取消锁存电路装置的锁存状态，以及输出控制装置，用于输出高电位或低电位。
19.一种触发器，包括多个反相器，适配成锁存接收到的输入信号；开关，设置在反相器中之一和输出端子之间，其中把所述开关适配成根据输入复位信号而切换；以及开关元件，设置在输出端子和用于接收作为触发器的电源的低电位的输入端之间，其中把所述开关元件适配成根据复位信号而切换。
20.一种移位寄存器，其特征在于，所述移位寄存器包括在多个级中相互连接的、如权利要求19所要求的多个触发器。
21.一种有源矩阵显示装置，其特征在于，所述显示装置包括扫描信号线驱动电路和数据信号线驱动电路，扫描信号线驱动电路和数据信号线驱动电路中的至少一个包括如权利要求20所要求的移位寄存器。
22.一种触发器，包括用于锁存接收到的输入信号的装置；第一开关装置，设置在至少一部分用于锁存的装置和输出端子之间，用于根据输入复位信号在两个状态之间切换；以及第二开关装置，设置在输出端子和用于接收作为触发器的电源的低电位的输入端之间，用于根据复位信号在两个状态之间切换。
23.一种移位寄存器，其特征在于，所述移位寄存器包括在多个级中相互连接的、如权利要求22所要求的触发器的多个移位寄存器。
24.一种有源矩阵显示装置，其特征在于，所述显示装置包括扫描信号线驱动电路和数据信号线驱动电路，扫描信号线驱动电路和数据信号线驱动电路中的至少一个包括如权利要求23所要求的移位寄存器。
25.一种触发器，包括锁存电路，适配成接收和锁存从选通部分提供的输入信号，所述锁存电路包括相应的输入端与相应的输出端相互之间相连接的至少两个反相器电路；以及锁存取消部分，适配成当把复位信号施加于锁存部分时取消锁存电路的锁存状态，所述锁存取消电路包括根据复位信号切换到“通”和“断”的开关，所述开关设置在所述触发器的输出端子和其输出连接到触发器的输出端子的所述反相器电路中之一的输出端之间。
26.如权利要求25所述的触发器，进一步包括选通部分，适配成接收输入信号，并且适配成根据独立提供的控制信号把输入信号传送到锁存电路。
27.一种移位寄存器，其特征在于，所述移位寄存器包括在多个级中相互连接的、如权利要求25所要求的多个触发器。
28.一种移位寄存器，其特征在于，所述移位寄存器包括在多个级中相互连接的、如权利要求26所要求的多个触发器。
29.一种有源矩阵显示装置，其特征在于，所述显示装置包括扫描信号线驱动电路和数据信号线驱动电路，扫描信号线驱动电路和数据信号线驱动电路中的至少一个包括如权利要求27所要求的移位寄存器。
30.一种有源矩阵显示装置，其特征在于，所述显示装置包括扫描信号线驱动电路和数据信号线驱动电路，扫描信号线驱动电路和数据信号线驱动电路中的至少一个包括如权利要求28所要求的移位寄存器。
31.一种触发器，包括包括锁存取消部分的锁存电路，把所述锁存取消部分适配成当施加复位信号时取消锁存电路的锁存状态；以及输出控制部分，适配成输出供操作触发器用的高电位或低电位电源，其中输出控制部分包括开关元件，所述开关元件根据复位信号切换到“通”和“断”以及把所述开关元件设置在所述触发器的输出端子和作为供操作触发器用的电源提供的高电位或低电位的输入端子之间。
32.如权利要求31所述的触发器，进一步包括选通部分，适配成接收输入信号，并且适配成根据控制信号把输入信号传送到锁存电路。
33.一种移位寄存器，其特征在于，所述移位寄存器包括在多个级中相互连接的、如权利要求31所要求的多个触发器。
34.一种移位寄存器，其特征在于，所述移位寄存器包括在多个级中相互连接的、如权利要求32所要求的多个触发器。
35.一种有源矩阵显示装置，其特征在于，所述显示装置包括扫描信号线驱动电路和数据信号线驱动电路，扫描信号线驱动电路和数据信号线驱动电路中的至少一个包括如权利要求33所要求的移位寄存器。
36.一种有源矩阵显示装置，其特征在于，所述显示装置包括扫描信号线驱动电路和数据信号线驱动电路，扫描信号线驱动电路和数据信号线驱动电路中的至少一个包括如权利要求34所要求的移位寄存器。
37.一种触发器，包括选通装置，用于接收输入信号以及用于根据控制信号传送输入信号；以及锁存电路，包括用于增强从锁存电路输出的控制信号的上升沿和下降沿特性中的至少一个的装置。
38.如权利要求37所述的触发器，进一步包括用于减小锁存电路中的延迟的装置。
39.如权利要求37所述的触发器，进一步包括锁存取消装置，用于当把复位信号施加于锁存电路时取消锁存电路的锁存状态；以及输出控制装置，用于输出供操作触发器用的高电位或低电位的电源。
40.如权利要求37所述的触发器，其特征在于，用于增强的装置包括相应的输入端与相应的输出端相互之间相连接的至少两个反相器电路。
41.如权利要求38所述的触发器，其特征在于，用于减小延迟的装置包括开关元件，所述开关元件根据复位信号切换到“通”和“断”，并且所述开关元件设置在所述触发器的输出端子和作为供操作触发器用的电源而提供的高电位或低电位的输入端子之间。
42.如权利要求38所述的触发器，进一步包括锁存取消装置，用于当把复位信号施加于锁存电路时取消锁存电路的锁存状态；以及输出控制装置，用于输出供操作触发器用的高电位或低电位的电源。
43.如权利要求42所述的触发器，其特征在于，用于增强的装置包括相应的输入端与相应的输出端相互之间相连接的至少两个反相器电路。
44.如权利要求42所述的触发器，其特征在于，用于减小延迟的装置包括开关元件，所述开关元件根据复位信号切换到“通”和“断”，并且所述开关元件设置在所述触发器的输出端子和作为供操作触发器用的电源而提供的高电位或低电位的输入端子之间。
45.一种移位寄存器，其特征在于，所述移位寄存器包括在多个级中相互连接的、如权利要求37所要求的多个触发器。
46.一种有源矩阵显示装置，其特征在于，所述显示装置包括扫描信号线驱动电路和数据信号线驱动电路，扫描信号线驱动电路和数据信号线驱动电路中的至少一个包括如权利要求45所要求的移位寄存器。
47.一种移位寄存器，其特征在于，所述移位寄存器包括在多个级中相互连接的、如权利要求38所要求的多个触发器。
48.一种有源矩阵显示装置，其特征在于，所述显示装置包括扫描信号线驱动电路和数据信号线驱动电路，扫描信号线驱动电路和数据信号线驱动电路中的至少一个包括如权利要求47所要求的移位寄存器。
全文摘要
闩锁部由反相器和反相器构成，并具有将从选通部输入的信号加以闩锁的闩锁电路，根据复位信号的High/Low进行ON/OFF切换的模拟开关配置在该闩锁电路的反相器和输出端子OUT之间。另外，触发器的工作电源中Low电位的输入和输出端子之间配置根据复位信号的High/Low进行ON/OFF切换的开关元件。
文档编号H03K23/00GK1648972SQ200510006870
公开日2005年8月3日 申请日期2005年1月28日 优先权日2004年1月28日
发明者鹫尾一, 村上祐一郎, M·J·布朗洛 申请人:夏普株式会社