专利名称：：输出讯号驱动电路及驱动输出讯号的方法
技术领域：
：本发明涉及一种输出讯号驱动电路及其方法，尤其是涉及一种利用反馈机制以增进电流效率，而不超过要求电压的输出驱动讯号电路及方法。
背景技术：
：随着处理器性能不断的攀升，存储器频宽已经成为目前计算机系统的效总线技术来做为存储器频宽的解决方案，现在的双重数据传输率(Doubledatarate,DDR)的存储器发展技术也不例外，从最初的DDRI,DDRII到最新的DDRIII存储器传输规格。在大幅提升数据存取量的同时，一般的特定应用集成电路(applicationspecificintegratedcircuit,ASIC)制造厂却无法即时提供最先进的技术工艺供客户使用。根据世界半导体标准协会(JDEC)所订的规格，DDRI存储器必须遵循SSTL25的规格，即存储器的输入/输出(10)端口电压必须为2.5V,DDRII存储器必须遵循SSTL18的规格，即存储器的输入/输出端口电压必须为1.8V,以及DDRIII存储器必须遵循SSTL15的规格，即存储器的输入/输出端口电压必须为1.5V,但是一般ASIC芯片制造厂只提供两种工艺元件(亦即低压元件和高压元件)供客户使用。因此，在设计存储器控制器(controller)的输入/输出连接垫上，一般是将可运作于3.3V的高压晶体管元件操作在2.5V电压下(DDRI),或是将可运作于3.3V的高压晶体管元件操作在1.8V下(DDRII)。请参考图1，图1所示为已知3.3V晶体管的电流-电压特性曲线图。根据图1可以得知，当3.3V的晶体管操作在DDRIT规格所需的1.8V时，其操作电流12均会比当3.3V晶体管操作在正常的3.3V下的操作电流^小，然而输入/输出连接垫为了要在DDRII规格所规定的时间内充电至合理的电压电平，则驱动电流可能会不够大，因此在这情况下为了提高驱动电流量则必须要增加晶体管的通道宽度(width)以及输入/输出连接垫的面积，如此一来便使芯片面积增加而使成本上升。同样地，当3.3V的晶体管操作在DDRIII规格的1.5V时，其操作电流I3均会比当3.3V晶体管操作在正常的3.3V下的操作电流^小，且会比上述运作于1.8V下的情况更小，因此所需增加的面积就会更大了。
发明内容因此，本发明的目的之一在于提供一种具有反馈机制的输出驱动讯号电路及方法，以解决上述问题。依据本发明的一实施例，其披露一种输出讯号驱动电路。该输出讯号驱动电路包含有一比较器，一第一开关，以及一第二开关。该比较器接收一参考电压，用来比较该参考电压与一输出端的电压电平以输出一比较讯号；该第一开关的一端耦接于一第一电源电压，其另一端耦接于一输出端，其中该第一开关导通与否依据一第一输入讯号以及该比较讯号，以选择性地将该第一电源电压与该输出端导通；以及该第二开关的一端耦接于该输出端，其另一端接收一第二电源电压，其中该第二开关导通与否依据一第二输入讯号以选择性地将该第二电源电压与该输出端导通；其中，该第一电源电压大于等于该参考电压。依据本发明的一实施例，其披露一种驱动输出讯号的方法。该方法包含有下列步骤比较一参考电压与一输出端的电压电平以输出一比较讯号；依据一第一输入讯号以及该比较讯号，选择性地将一第一电源电压与该输出端导通；以及^i据一第二输入讯号，选择性地将一第二电源电压与该输出端导通；其中，该第一电源电压大于等于该参考电压。图1为已知3.3V晶体管的电流-电压特性曲线图。图2为本发明输出讯号驱动电路的一实施例的示意图。图3为图2所示的P型场效应晶体管的电流-电压特性曲线图。图4为图2所示的N型场效应晶体管的电流-电压特性曲线图。图5为本发明驱动输出讯号的方法的一实施例的流程图。附图符号说明<table>tableseeoriginaldocumentpage5</column></row><table><table>tableseeoriginaldocumentpage6</column></row><table>具体实施例方式请参考图2,图2为依据本发明输出讯号驱动电路200的一实施例的示意图。输出讯号驱动电路200包含有一第一开关202、一第二开关204、一比较器206、一第一前置驱动电路208以及一第二前置驱动电路210。第一开关202其一端耦接于一第一电源电压Vdd,其另一端耦接于一输出端N。ul,该第一开关导通与否依据一第一输入讯号V,以及一比较讯号，以选择性地导通将第一电源电压VM与输出端N自导通。第二开关204其一端耦接于一第二电源电压Vgllfl,其另一端耦接于该输出端N。ul，该第二开关导通与否依据一第二输入讯号V2，以选择性地将第二电源电压Vg,ld与输出端N。ut导通。比较器206与输出端N融耦接，并接收一参考电压Vref，用来比较输出端N。ut的输出电压V⑨t与参考电压Vref以输出一比较讯号Vc。第一前置驱动电路208包含有一第一緩冲单元2082和一与非门(NANDGate)2084,并分别与比较器206的输出端与第一开关202的控制端耦接，如图2所示，用来依据第一输入讯号V,与比较讯号Ve来控制第一开关202的导通。第二前置驱动电路210包含有一第二緩冲单元2102,与第二开关204耦接，如图2所示，用来依据第二输入讯号V2来控制第二开关204的导通。另一方面，如图2所示，输出讯号驱动电路200的输出端N。ut耦接至一输入/输出连接垫220而使得输出端N邮具有一等效电容C。ut。本实施例中，第一开关202可由一P型场效应晶体管M,,来加以实施、第二开关204可由一N型场效应晶体管MN来加以实施、第一緩冲单元2082可由一反相器(inverter)来加以实施以及第二緩冲单元2102也可由反相器来加以实施，此外每一反相器在此实施例中以Vdd为高电压电平及以Vgnd为低电压电平。然而，本发明并不应以此为限，如第一前置驱动电路208及第二前置驱动电路210的实施方式繁多，本领域技术人员应可理解，在此便不再赘迷。此外，为了更清楚描述输出讯号驱动电路200的运作，在本实施例中设定Vdd为3.3V、V,w为2.5V(当输出端N加耦接至DDRI存储器时)或1.8V(当输出端N喊耦接至DDRII存储器时)或1.5V(当输出端Nout耦接至DDRIII存储器时)、Vg。d为OV。若输出讯号驱动电路200应用于DDRI存储器，则V,w为2.5V,而在预设的状态下，输出端N叫t的输出电压V加,为0V，第一输入讯号Vi为3.3V以及第二输入讯号V2为OV,此时P型场效应晶体管Mp为非导通状态，N型场效应晶体管MN为导通状态。当第一输入讯号V,切换为低电压电平OV,而同时第二输入讯号V2切换为高电压电平3.3V时，第二緩冲单元2102的一输出V22(亦即N型场效应晶体管MN的栅极端)会切换至低电压电平OV而将第二开关204关闭；同时，第一緩沖单元2082的一输出Vn会切换至高电压电平3.3V,由于此时比较器206的比较输出Ve为高电压电平3.3V(Vw为2.5V且输出电压V加为OV)，因而迫使与非门2084的输出(亦即P型场效应晶体管M卩的栅极端)切换至低电压电平OV,因而将第一开关202开启。此时，一充电电流Ip会从第一电源电压V加经由P型场效应晶体管MP对输出端N。ut的等效电容C。ut进行充电。请参考图3,图3所示为图2的P型场效应晶体管Mp的电流-电压特性曲线图。在输出电压V。m从OV上升至2.5V的过程中，根据图3中曲线302可以得知，可操作于3.3V下的P型场效应晶体管Mp都是于最大源极-栅极电压(IVgsl)下输出充电电流，而当输出电压V。ut慢慢上升时，P型场效应晶体管MP的漏极-源极电压(IVdsl)会降低，因此P型场效应晶体管Mp所输出的充电电流会沿着曲线302的方向而降低，直到达到A点为止。请注意，A点表示输出电压V。ut已上升至2.5V，而此时的充电电流为Ipl。当输出电压V。llt上升至超过2.5V时，比较器206的比较输出Ve会改变至低电压电平OV,所以与非门2084的输出便随即切换至高电压电平3.3V而将第一开关202关闭，最后充电电流Ip即停止对等效电容C。ut进行充电而将输出电压V。ut维持于接近但高于2.5V。接下来，若输出端N麵的输出电压V加t必须切换为OV时，P型场效应晶体管Mp必须为非导通状态以及N型场效应晶体管MN必须导通以对等效电容C(旭进行放电，来降低目前输出电压V加的电平2.5V,因此，第一输入讯号V,切换为高电压电平3.3V且同时的第二输入讯号V2切换为低电压电平0V，所以第二緩冲单元2102的输出V22便切换至高电压电平3.3V而将第二开关204导通；同时，第一緩冲单元2082的输出Vu切换至低电压电平0V,由于此时比较器206的比较输出Ve为低电压电平OV(Vw为2.5V且输出电压V喊接近但高于2.5V)，因而迫使与非门2084的输出维持于高电压电平3.3V而将第一开关202关闭。如此一来，一放电电流L会经由N型场效应晶体管MN对输出端N。ut的等效电容C喊放电，而且当输出电压V喊从2.5V往下降低而开始低于参考电压V,.ef时，会造成比较器206的比较输出Vc会从低电压电平OV切换至高电压电平3.3V,但是由于第一緩沖单元2082的输出目前仍维持于低电压电平0V，因此比较输出Vc的电压电平转换并不会改变与非门2084的输出，P型场效应晶体管Mp仍然为非导通的。另一方面，若缓沖讯号Vu为低电压电平OV,比较讯号Vc为低电压电平OV以及緩冲讯号￥22为低电压电平0V，或若緩冲讯号V,,为低电压电平OV,比较讯号Vc为高电压电平3.3V以及缓沖讯号V22为低电压电平0V,或若緩沖讯号Vu为高电压电平3.3V,比较讯号Vc为低电压电平0V以及緩冲讯号丫22为低电压电平0V等情形下，则输出端N加会自一下一级电路接收一外部讯号。请参考图4,图4为图2所示的N型场效应晶体管MN的电流-电压特性曲线图。当输出电压V喊从2.5V下降至0V的过程中，根据图4中的曲线402可以得知，N型场效应晶体管N^所传递的放电电流L都是处于最高的源极-栅极电压(IVg;l)，而当输出电压V她慢慢降低时，N型场效应晶体管MN的漏极-源极电压(IVdsl)会降低，因此N型场效应晶体管MN所输出的放电电流会沿着曲线402的方向而降低，直到达到B点为止。请注意，B点表示输出电压V。ul已下降至0V,而此时不会有放电电疼。请注意，上述以输出讯号驱动电路200应用乎DDRI存储器来说明输出讯号驱动电路200的运作，然而本发明也可将输出讯号驱动电路200的输出端N。LH耦接至DDRII存储器或DDRIII存储器，其中相对应的运作大体上相同，而唯一不同之处仅将Vw改为1.8V或1.5V而已，因此不再多加描述。因此本实施例可以使用单一种工艺就符合DDRI,DDRII和DDRIII存储器传输规格的要求；另一方面，本实施例的P型、N型场效应晶体管Mp、MN也不会出现晶体管崩溃(breakdown)的现象。请参考图5，图5为依据本发明驱动输出讯号的方法一实施例的流程图。本发明驱动输出讯号的方法可参照图2所示的输出讯号驱动电路200来加以执行，其包含有下的步骤步骤502:开始；步骤504:接收一第一输入讯号V,与一第二输入讯号V2;步骤506:緩冲第一输入讯号V,与第二输入讯号V2以分别产生一緩冲讯号V与一缓沖讯号V22;步骤508:比较緩冲讯号Vn、緩冲讯号V22与一比较讯号Ve,若緩冲讯号Vu为高电压电平，比较讯号V。为高电压电平以及緩冲讯号Vu为低电压电平，则跳至步骤510;若緩沖讯号Vn为低电压电平，比较讯号Vc为低电压电平以及緩冲讯号V22为高电压电平，或若缓冲讯号V"为低电压电平，比较讯号V。为高电压电平以及緩冲讯号VK为高电压电平，或若缓冲讯号Vn为高电压电平，比较讯号Vc为低电压电平以及緩冲讯号V^为高电压电平，则跳至步骤512;以及若緩沖讯号Vn为低电压电平，比较讯号V。为低电压电平以及緩冲讯号V22为低电压电平，或若緩冲讯号Vn为低电压电平，比较讯号Vc为高电压电平以及缓冲讯号V22为低电压电平，或若緩冲讯号Vn为高电压电平，比较讯号Vc为低电压电平以及緩冲讯号Vn为低电压电平，则跳至步骤514;步骤510:将一第一电源电压Vdd与一输出端N叫t导通以及断开一第二电源电压Vgnd与输出端N。ut的电连接通道，以提高输出端N。ut的电压电平；步骤512:断开第一电源电压Vdd与输出端N誠的电连接通道以及将第二电源电压V一与输出端N。ut导通，以降低输出端N誠的电压电平；以及步骤514:断开第一电源电压V州与输出端N。ut的电连接通道以及断开第二电源电压Vgnd与输出端N。ut的电连接通道，以从下一级电路接收一外部讯号至输出端N。ul。本发明的驱动输出讯号的方法首先会在步骤504同时接收第一输入讯号V！以及第一输入讯号V2，然后步骤506緩冲第一输入讯号Vj与第二输入讯号V2以分别产生緩沖讯号V,,与緩冲讯号V22。接着步骤508比较緩冲讯号V,,、缓冲讯号V22与比较讯号Vc以决定对输出端N。ut电压电平的改变。综上所述，本发明所提出的装置与方法可利用反馈电路或机制，使得当输出端所反馈的电压超过或低于某一参考电压时..，将相关电连接通道导通或断开，以便达到增进电流效率而不超过所要求的电压大小的效果，而其中参考电压恨据所要求的电压大小而定。以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。权利要求1.一种输出讯号驱动电路，其包含有一比较器，接收一参考电压，用来比较该参考电压与一输出端的电压电平以输出一比较讯号；一第一开关，其一端耦接于一第一电源电压，其另一端耦接于一输出端，其中该第一开关导通与否依据一第一输入讯号以及该比较讯号，以选择性地将该第一电源电压与该输出端导通；以及一第二开关，其一端耦接于该输出端，其另一端接收一第二电源电压，其中该第二开关导通与否依据一第二输入讯号以选择性地将该第二电源电压与该输出端导通；其中，该第一电源电压大于等于该参考电压。2.如权利要求1所述的输出讯号驱动电路，还包含有一第一前置驱动电路，与该比较器及该第一开关耦接，并接收该第一输入讯号，以便依据该第一输入讯号及该比较讯号来控制该第一开关的导通与否。3.如权利要求2所述的输出讯号驱动电路，其中该第一前置驱动电路包含有一逻辑门，用来对该比较讯号进行一特定逻辑运算来产生一第一控制讯号至该第一开关以控制该第一开关的导通。4.如权利要求1所述的输出讯号驱动电路，还包含有一第二前置驱动电路，接收该第二输入讯号，以便依据该第二输入讯号来控制该第二开关的导通与否。5.如权利要求3所述的输出讯号驱动电路，其中该逻辑门为一与非门。6.如权利要求1所述的输出讯号驱动电路，其中该第一、第二开关分别为一P型场效应晶体管和一N型场效应晶体管。7.—种驱动输出讯号的方法，其包含有比较一参考电压与一输出端的电压电平以输出一比较讯号；依据一第一输入讯号以及该比较讯号，选择性地将一第一电源电压与该输出端导通；以及依据一第二输入讯号，选择性地将一第二电源电压与该输出端导通；其中，该第一电源电压大于等于该参考电压。8.如权利要求7所述的方法，其中步骤(b)包含有(d)将该第一输入讯号反相；以及(e)将反相后的该第一输入讯号与该比较讯号与非。9.如权利要求7所述的方法，其中步骤(c)包含有(f)将该第二输入讯号反相。10.如权利要求7所述的方法，其利用于一存储器中。全文摘要本发明提供一种输出讯号驱动电路，其包含有一比较器，一第一开关，以及一第二开关。该比较器接收一参考电压，用来比较该参考电压与一输出端的电压电平以输出一比较讯号；该第一开关的一端耦接于一第一电源电压，其另一端耦接于一输出端，其中该第一开关导通与否依据一第一输入讯号以及该比较讯号；以及该第二开关的一端耦接于该输出端，其另一端接收一第二电源电压，其中该第二开关导通与否依据一第二输入讯号以选择性地将该第二电源电压与该输出端导通；其中，该第一电源电压大于等于该参考电压。文档编号H03K5/24GK101527556SQ200810083149公开日2009年9月9日申请日期2008年3月7日优先权日2008年3月7日发明者陈逸琳申请人:瑞昱半导体股份有限公司