专利名称：：基于动态电流镜的数字可编程时间延迟装置的制作方法
技术领域：
："基于动态电流镜的数字可编程时间延迟装置(DPDE)"直接应用的
技术领域：
是低功耗超大规模集成电路设计。所提出电路是一类可以适用于DCO,DLL,ADPLL,微处理器和内存的重要模块。
背景技术：
：通信几年来一直是一个国家比较重视的领域。这是因为，现代通信系统在社会和自然环境中具有越来越广泛的应用。由于通信系统的广泛需求，尤其重点应用于军事，国家安全，医疗和环境观察等领域，降低成本成为人们所关心的重要问题。随着CMOS工艺的不断的发展数字电路的电压，成本和功耗也随着不断地降低，速度也上升了。一般通信系统里面都需要用时钟产生电路来控制内部的模块。在这种时钟产生模块一般需要用压控振荡器(VCO)，延迟锁相环(DLL)或微处理器。时间延迟单元是这些模块的重要部分。因为数字CMOS所带来的好处，B卩，低功耗，低成本和高速度，就希望能用数字CMOS来实现这些以前用模拟方法实现的电路。所以，把模拟DLL改变为数字DLL，把模拟的VCO改变为数控振荡器(DCO)。如果要实现这种中电路，就需要数字控制的时间延迟单元。为了达到低功耗的要求，适用的时间延迟单元应该是低功耗，单调和低复杂度的。基于电流镜的CSI(currentstarvedinverter)数字控制的实际那延迟单元。(见参考文献")。这是因为，CSIDPDE的延迟是单调的而且可以预测的。传统CSIDPDE是通过控制输入反相器里面NMOS的楼及电阻来改变延迟的。这种方法的好处是功耗低但是它也有不足之处。当数字控制信号变化是不能保证延迟的单调性。(见参考文献M.Maymandi-NejadandM.Sachdev，"Adigitallyprogrammabledelayelement,Designandanalysis"IEEETrans.OnVeryLargeScaleIntegration(VLSI)Systems,Vol.11，No.5,Oct2003).为了解决以上问题，可以采用基于电流镜的CSIDPDE。这种DPDE是通过控制电流镜的电流来改变放电电流获得延迟的改变。她的好处是单调性且给出一个控制信号就可以估计所能获得的延迟。就是说延迟是可以与测得。代表性工作包括，MohammadMaymandi-NejadandManojSachdev提出的一种基于电流镜的CSIDPDE.(见参考文献M.Maymandi-NejadandM.Sachdev,"Adigitallyprogrammabledelayelement,Designandanalysis"IEEETrans.OnVeryLargeScaleIntegration(VLSI)Systems,Vol.11，No.5,Oct.2003).虽然MohammadMaymandi-Nejad所提出的DPDE可以得到单调性，但是具有一个很大的缺点它消耗的静态和动态功耗太大了，没有办法跟传统的CSIDPDE比较。
发明内容本发明的目的是在现有的基于电流镜的CSIDPDE电路的基础上做一定的改进，提出一种基于动态电流镜的CSIDPDE结构。本发明的特征在于它含有基于动态电流镜的数字可编程时间延迟装置，其特征在于；由数字控制电路和时间延迟电路组成，其中数字控制电路，含有四个PMOS管第五PMOS管(MP6)，第六PMOS管(MPl)，第七PMOS管(MP2)，第八PMOS管(MP3)，其中所述四个PMOS管(MP0)，(MP1)，(MP2)和(MP3)的四个栅极依次分别输入数字信号bo，bi，b2,和b3,四个源极共同接高电平Vdd，而漏极彼此互联时间延迟电路，含有第一PMOS管(M2)，第二PMOS管(M7)，第三PMOS管(M4)和一个引入控制电流镜的第四PMOS管(Mcs)，还含有第一NMOS管(Ml)，第二NMOS管(M5)，第三NMOS管(M6)，用于控制时间延迟的第四NMOS管(Mnl)和第五NMOS管(Mn2)，以及第六NMOS管(M3)，其中所述第八PMOS管(MP3)和第四PMOS管(Mcs)的源极互连，漏极互联，所速第一NMOS管(Ml)的栅极，第二NMOS管(M5)的栅极，第一PMOS管(M2)的栅极，第二PMOS管(M7)的栅极，以及第三NMOS管(M6)的栅极互联后接输入信号Din，第一NMOS管(Ml)的源极，第二NMOS管(M5)的源极，第三NMOS管(M6)的源极，以及第六NMOS管(M3)的源极，第三NMOS管(M6)的源极，以及第六NMOS管(M3)的源极都接地，第一NMOS管(Ml)的漏极和第四NMOS管(Mnl)的源极相连，第二NMOS管(M5)的漏极和第五NMOS管(Mn2)的源极相连，第四NMOS管(Mnl)的漏极，第一PMOS管(M2)的漏极，第三PMOS管(M4)的栅极以及第二PMOS管(M7)的源极相连，第二PMOS管(M7)的漏极，第三NMOS管(M6)的漏极和第六NMOS管(M3)的栅极相连，第四NMOS管(Mnl)的栅极，第五NMOS管(Mn2)的栅极和漏极，以及第四PMOS管(Mcs)的漏极互连，第六NMOS管(M3)的漏极，第三PMOS管(M4)的漏极与第四PMOS管(Mcs)的栅极互联后组成所述时间延迟电路的输出端Dout，第一PMOS管(M2)得源极和第三PMOS管(M4)的源极互连后接高电平Vdd.所述基于动态电流镜的数字可编程时间延迟装置的延迟时间td由下式决定-其中VTp为第三PMOS管(M4)的栅极阈值电压，I为流过第五NMOS管(Mn2)的漏电流，Cg是第三PMOS管(M4)的栅电容。本发明的有益效果是与传统的电流镜CSIDPDE结构相比较，本发明提出的基于动态电流镜CSIDPDE，在相似的测试条件件下，可以节省高达90%的能量；同时其工延迟可预测性提高了，所提出的电路技术非常适合作为低功耗DCO电路的重要模块图l.数字控制时间延迟单元框图。其中bob3为数字控制输入码，Din是要延迟的信号,Dout为输出。图2.MohammadMaymandi-Nejad所提出的CSIDPDE。Din，Dout,和boh的意义与图l类似。图3.本发明的电路结构图。Din,Dout,和bob3的意义与图l类似。图4.输出反相器PMOS和NMOS删电压。图5.本发明DPDE对不同控制输入码的电压输出。图6.本发明延迟随控制输入的变化。图7.本发明的一个应用具体实施例方式本发明解决其技术问题的技术方案是本发明提出的基于动态电流镜时间延迟单元，如图3所示。本发明的DPDE具有采用开关电流镜把静态电流关掉，而且分开了两个输出管的控制电压，以避免延迟单元输出端PMOS和NMOS同时打开的情况下所消耗的短路电流功耗。DPDE的工作原理简单。当Din为低电平时，单元处于复位状态，M2，M3打开Dout为0电平。当Din变为高电平时，Ml打开M3，M4的栅极电容开始放电。放电的速度通过Mnl(Mn2)的电流I控制。这个电流为通过Msc的控制电流和。控制电流由MpOMp3提供。本发明由控制部分，动态电流镜(也可以叫开关电流镜)和一个输出反相器组成。动态电流镜和输出反相器中NMOS(M3)和PMOS(M4)的栅极分开控制是本发明的两个核心。本发明的工作原理与传统图2的传统DPDE类似，也包括两个模式在复位模式时，Din为低点平，Ml,M5和M6关断。此时M2把M4的栅极电压拉到高电平是它关断然后M7打开把M3的栅极拉到高电平使M3打开。因为M4已经关掉了，不会有直通的电流通过。这时输出Dout为低电平所以Msc也会打开。因为Ml和M5是关断的不会有静态电流。在比延迟较模式时，Din变为高电平，M2和M6被关断而Ml，M5，和M6打开.M6的打开会把M3的栅极电压拉到低电平让他关断。这时工作原理跟图2是相似。当M4打开时把输出拉到高电平。这时原来打开的Msc就被关掉了因为延迟效果己经得到了，这样就达到减小动态电流的效果。为了验证本发明的性能和所带来的改进的效果，我们用Tspectre仿真工具对电路进行仿真。仿真结果比较参见表l。Table1:比较器性肯:<table>tableseeoriginaldocumentpage6</column></row><table>图4本发明输出反相器中M3和M4的栅极控制电压。不同于传统CSIDPDE，M4的控制电压总落后于M3的栅极电压。所以任何时刻只有一个MOS打开，使得原来在Din转换时所产生的直通电流被取消。图5是本发明的随输入控制码的输出电压。图6表示本发明在不同的输入控制码的延迟。可以看出延迟时完全单调变化的。总结-这个延迟单元电路包括控制部分可以提供不同的电流。动态电流镜在需要电流的时候打开，不需要的时候关断而且几乎是自动的。一个输入反相器和一个输出反相器。本发明的低功耗特性使得它非常适合作为DCO电路的重要的模块，如图7所示。TDCO是DCO输出信号，Enable是使能信号用来启动DCO。、ri)cc>=/ZW(2)W。」试(2)中N为控制输入的比特数。图7中N分为4比特的"coarsecode"(粗码)和4比特的"finecode"(微码)，即N二8。权利要求1.基于动态电流镜的数字可编程时间延迟装置，其特征在于由数字控制电路和时间延迟电路组成，其中数字控制电路，含有四个PMOS管第五PMOS管(MP6)，第六PMOS管(MP1)，第七PMOS管(MP2)，第八PMOS管(MP3)，其中所述四个PMOS管(MP0)，(MP1)，(MP2)和(MP3)的四个栅极依次分别输入数字信号b0，b1，b2，和b3，四个源极共同接高电平VDD，而漏极彼此互联时间延迟电路，含有第一PMOS管(M2)，第二PMOS管(M7)，第三PMOS管(M4)和一个引入控制电流镜的第四PMOS管(Mcs)，还含有第一NMOS管(M1)，第二NMOS管(M5)，第三NMOS管(M6)，用于控制时间延迟的第四NMOS管(Mn1)和第五NMOS管(Mn2)，以及第六NMOS管(M3)，其中所述第八PMOS管(MP3)和第四PMOS管(Mcs)的源极互连，漏极互联，所速第一NMOS管(M1)的栅极，第二NMOS管(M5)的栅极，第一PMOS管(M2)的栅极，第二PMOS管(M7)的栅极，以及第三NMOS管(M6)的栅极互联后接输入信号Din，第一NMOS管(M1)的源极，第二NMOS管(M5)的源极，第三NMOS管(M6)的源极，以及第六NMOS管(M3)的源极，第三NMOS管(M6)的源极，以及第六NMOS管(M3)的源极都接地，第一NMOS管(M1)的漏极和第四NMOS管(Mn1)的源极相连，第二NMOS管(M5)的漏极和第五NMOS管(Mn2)的源极相连，第四NMOS管(Mn1)的漏极，第一PMOS管(M2)的漏极，第三PMOS管(M4)的栅极以及第二PMOS管(M7)的源极相连，第二PMOS管(M7)的漏极，第三NMOS管(M6)的漏极和第六NMOS管(M3)的栅极相连，第四NMOS管(Mn1)的栅极，第五NMOS管(Mn2)的栅极和漏极，以及第四PMOS管(Mcs)的漏极互连，第六NMOS管(M3)的漏极，第三PMOS管(M4)的漏极与第四PMOS管(Mcs)的栅极互联后组成所述时间延迟电路的输出端Dout，第一PMOS管(M2)得源极和第三PMOS管(M4)的源极互连后接高电平VDD；所述基于动态电流镜的数字可编程时间延迟装置的延迟时间td由下式决定td＝Cg.VTP/I其中VTP为第三PMOS管(M4)的栅极阈值电压，I为流过第五NMOS管(Mn2)的漏电流，Cg是第三PMOS管(M4)的栅电容。全文摘要基于动态电流镜的数字可编程时间延迟装置属于数字时间延迟电路
技术领域：
，其特征在于；由数字控制电路和时间延迟电路依次串接构成，其中，时间延迟电路采用了动态电流镜分别控制输出反相器两个MOS管的栅电压，在保持传递函数的单调性的同时也降低了功耗。文档编号H03K5/13GK101488737SQ20091007958公开日2009年7月22日申请日期2009年3月10日优先权日2009年3月10日发明者克兵格·赛客帝·玻梅,杨华中申请人:清华大学