专利名称：用于多位∑-δ数/模转换器中的抖动的方法及设备的制作方法
技术领域：
本发明涉及数/模转换器(DAC)，且更特定来说涉及一种具有M位分辨率量化器的 Σ -ΔDAC,所述M位分辨率量化器具有相对于随机或伪随机序列舍入的数字输入以提供用 于移除所述Σ -ADAC的模拟输出中的不合意空闲音调的自动动态抖动。
背景技术：
当今，数/模转换器(DAC)广泛用于消费型、医疗、工业等电子应用中。通常，DAC 包含用于接收数字值且输出由所述数字值确定的模拟信号的电路。数字输出值通常呈并行 字或串行数字位串流的形式。存在许多类型的数/模转换方案，且这些转换方案中的每一 者具有其优点及缺点。已经历增加的使用的一种类型的DAC是Σ - ADAC( Σ - Δ与Δ - Σ在本文中将可 互换使用)。Σ - ΔDAC利用Σ -Δ调制器，其中将数字值输入到所述Σ -Δ调制器且对其 输出进行滤波以产生模拟信号并移除噪声，例如，音频D类功率放大器。DAC中的Σ -Δ调 制器通常将输入数字值转换成“一 ”与“零”的数字串行串，其具有在与由所述数字值表示 的模拟信号成比例的时间上的平均振幅。借助模拟电路低通滤波器对此数字串行串进行滤 波以产生所要的模拟信号。与较早的Δ调制技术相比，Σ -Δ调制通常实现高准确度及宽 动态范围。Σ -Δ调制通常称为经过取样转换器架构且通常免除Δ调制的较早不合意二 阶效应中的一些效应。如果提供某一周期或DC输入，那么在连续模式中工作的所有Σ-Δ调制器在其输 出处产生空闲音调。这些空闲音调是由于量化过程所致且在Σ -Δ调制器架构的设计中是 固有的。这些空闲音调是不想要的且在DAC的输出处产生不合意行为，例如，音频装置中 的不合意高音调。这些音调会限制DAC装置的无寄生动态范围(SFDR)且因此限制DAC装 置的信号对噪声和失真比(SINAD)。这些音调具有主要取决于防止其由于对输出信号的简 单滤波而被移除的输入信号的振幅及频率。
发明内容
因此，所需要的是一种用以从数/模转换器(DAC)的输出移除空闲音调的方式。根据本发明的教示内容，从Σ -Δ数/模转换器(DAC)的输出移除空闲音调是通过以下方式 实现的使用抖动技术在Σ -Δ调制器环路中添加误差信号，借此使空闲音调输出解除相 关，使得衰减或消去所述空闲音调。此误差信号通常为具有零平均值的随机高频信号，使得 其由所述Σ -Δ环路滤波。误差信号的随机性(其与输入信号的不相关性)确定抖动方案 的效率。在Σ -ADAC中，Σ -Δ调制器为纯数字的，如下文更全面地描述。根据本发明的教示内容，Σ - Δ DAC包括Σ -ΔΜ位(Μ> 1)多位调制器，其具有 控制分辨率序列Ν(η)的随机或伪随机序列产生器及将L位分辨率输入信号舍入成具有 M-N(η)个经填充零的Ν(η)位信号的舍入/舍位块。伪随机或随机产生器可以是自由选 择的，且取决于产生大Ν(η)数的概率，抖动功能件将在调制器环路中引入或多或少的大误 差。如果分辨率序列正产生大Ν(η)数，那么抖动误差功能件将引入小误差而无论量化器的 数字输入如何。当所产生的分辨率序列是介于1与M之间的具有1/Μ的概率的整数时，找 到在抖动量与在环路中弓丨入的误差量之间的优选折衷中的一者。根据本发明的具体实例性实施例，一种用于通过在多位Σ-Δ数/模转换器(DAC) 中使数字信号抖动来减少不想要的空闲音调的设备包括Σ -Δ多位调制器，其具有数字 信号输入及可变分辨率输出，所述Σ -AiHi (Μ > 1)多位调制器包括数字环路滤波器； 随机序列产生器；及可变分辨率量化器，其中所述数字环路滤波器在所述数字信号输入处 接收数字信号并将所述数字信号转换成L位数字字，所述随机序列产生器创建呈序列形式 的多个随机数Ν(η)，其中Ν(η)为介于1与M之间的随机整数，且所述可变分辨率量化器将 所述L位数字字减少为N (η)位数字字且接着给所述N (η)位数字字添加零以形成M位数字 字，其中M大于Ν(η)且所述M位数字字的M-N(η)个最低有效位为零；多位数/模转换器 (DAC)；及模拟低通滤波器。根据本发明的另一具体实例性实施例，一种用于通过在多位(Μ位，M > 1) Σ -Δ 数/模转换器(DAC)中使数字信号抖动来减少不想要的空闲音调的设备包括Σ -Δ多位 调制器，其具有数字信号输入及多个可变分辨率输出，所述Σ -Δ多位调制器包括数字环 路滤波器；多个随机序列产生器；及多个可变分辨率量化器，其中所述数字环路滤波器在 所述数字信号输入处接收数字信号并将所述数字信号转换成L位数字字，所述多个随机序 列产生器中的每一者创建呈序列形式的多个随机数Ν(η)，其中Ν(η)为介于1与M之间的随 机整数，且所述多个可变分辨率量化器中的每一者将所述L位数字字减少为N (η)位数字字 且接着给所述Ν(η)位数字字添加零以形成M位数字字，其中M大于Ν(η)且所述M位数字 字的M-N(η)个最低有效位为零；多个多位数/模转换器(DAC)，所述多个多位DAC中的每 一者具有模拟输出及耦合到来自所述Σ-Δ多位调制器的所述多个可变分辨率输出中的 相应可变分辨率输出的数字输入；及模拟低通滤波器，其具有耦合到所述多个多位DAC的 相应输出的多个模拟输入。根据本发明的又一具体实例性实施例，一种用于通过在多位Σ -ΔΜ位调制器中 使数字信号抖动来减少不想要的空闲音调的方法包括以下步骤借助数字环路滤波器将数 字信号转换成L位数字字；借助随机序列产生器产生随机数序列Ν(η)，其中Ν(η)为介于1 与M之间的随机整数；从所述L位数字字产生Ν(η)位数字字；及通过给所述Ν(η)位数字字 添加零以创建M位数字字来产生所述M位数字字，其中M大于Ν(η)，且所述M位数字字的 M-N(η)个最低有效位为零。
结合附图参考下文说明可更全面地理解本发明的揭示内容，在附图中图1图解说明具有多位量化器的单环路Σ -Δ数/模转换器(DAC)的示意性框 图；图2图解说明根据本发明的具体实例性实施例的具有可变分辨率量化器及随机 序列产生器的单环路Σ -ADAC的示意性框图；图3图解说明根据本发明的具体实例性实施例的可变分辨率量化器及随机序列 产生器的示意性框图；图4图解说明根据本发明的具体实例性实施例的图2及3中所显示的随机序列产 生器的更详细示意性框图；且图5图解说明根据本发明的另一具体实例性实施例的具有两个可变分辨率量化 器及两个随机序列产生器的多位双重舍位Σ -ADAC的示意性框图。尽管本发明易于作出各种修改及替代形式，但在图式中是显示并在本文中详细地 描述其具体实例性实施例。然而，应理解，本文对具体实例性实施例的描述并非打算将本发 明限制于本文所揭示的特定形式，而是相反，本发明打算涵盖所附权利要求书所界定的所 有修改及等效形式。
具体实施例方式现在参考图式，其示意性地图解说明具体实例性实施例的细节。图式中，相同的元 件将由相同的编号表示，且相似的元件将由带有不同小写字母后缀的相同编号表示。参考图1，其描绘具有多位量化器的单环路Σ-Δ数/模转换器(DAC)的示意性框 图。由编号100大体表示的Σ -ADAC包括单环路Σ -ΔΜ位调制器102、Μ位数/模转换器 104及模拟低通滤波器106。Σ -Δ调制器102包括数字环路滤波器110及固定分辨率量 化器108。Σ -Δ调制器102在其设计中还可使用多个反馈环路。固定分辨率量化器108在其输入处处理L位字且在其输出处提供M位字(其中L > =Μ)。固定分辨率量化器108通常通过以下方式进行简单M位舍位通过使L-M个最低 有效位无效同时使M个最高有效位保持不变来将L位输入字舍位成M位输出字。M是固定 分辨率量化器108的分辨率。当Μ> 1时，量化器输出是多位的且因此Σ - Δ DAC也是多位 (Μ位)的。所述Σ -ΔDAC可并入有一个或一个以上量化器(级联架构)、一个或一个以上 反馈及前馈环路等。图1中图解说明Σ -Δ调制器102中的单环路多位。L到M个位的量 化过程可以是(但不限于)舍位或舍入运算。舍入运算是优选的，因为其降低量化误差但 需要较多电路来执行(通常需要加法器而舍位运算不需要任何加法器)。参考图2，其描绘根据本发明的具体实例性实施例的具有可变分辨率量化器及随 机序列产生器的单环路Σ - ADAC的示意性框图。由编号200大体表示的Σ - ADAC包括单 环路Σ -AiHi (Μ> 1)调制器202、M位数/模转换器(DAC) 104及模拟低通滤波器106。 Σ-Δ调制器202包括数字环路滤波器110、可变分辨率量化器208及随机序列产生器214。 Σ -Δ调制器202在其设计中还可使用多个反馈环路，且本文中涵盖多反馈环路操作。可 变分辨率量化器208可以是M位舍位器或舍入器且具有M位输出，如本文中更全面地描述。
多位(M位，M > 1) Σ - Δ DAC 200可具有至少一个多位可变分辨率量化器208，其 分辨率相对于由随机序列产生器214产生的随机或伪随机序列变化。来自可变分辨率量化 器208的分辨率序列充当抖动算法且提供有效地允许移除Σ -ADAC 200的模拟输出中的 不合意空闲音调的自动动态抖动。Σ-ADAC 200可以是单环路(例如，如图1中所显示)、 多环路或级联架构。涵盖以下情况且其在本发明的范围内=E-ADAC 200可由通过来自一 个或一个以上随机序列产生器214的一个或一个以上随机或伪随机序列驱动的一个或一 个以上可变多位分辨率量化器208构成。图2中所显示的可变分辨率量化器208的输出具 有M个位。然而，可使用任一数目的位的输出且其涵盖于本文中。现在参考图3，其描绘根据本发明的具体实例性实施例的可变分辨率量化器及随 机序列产生器的更详细示意性框图。由编号208大体表示的可变分辨率量化器包括N位舍 位器或舍入器316及填零功能件块318。在每一取样η时，介于1与M之间的称为Ν(η)的 随机整数遵循随机或伪随机序列。随机数序列N(η)称为分辨率序列。分辨率序列Ν(η)由 随机或伪随机序列产生器214确定，例如，如下文更全面描述(图4)的伽罗瓦线性反馈移 位寄存器(LFSR)、数字比较器及加法器。将来自环路滤波器110 (图幻的L位字以某一频率fs计时到可变分辨率量化器 208的N位舍位器或舍入器316的输入中。在以频率fs进行的每一取样时，N位舍位器或 舍入器316将L位数字字舍入(或舍位)成N(n)位数字字。接着在填零功能件块318中用 零填充来自N位舍位器或舍入器316的输出以便形成待发送到M位DAC 104(图2)的M位 数字字。填零功能件块318将每一 M位数字字输入中的M-N(η)个最低有效位强制为零。借 此形成含有具有Ν(η)位分辨率的信号信息的新M位字(待转换成模拟信号值的数字字)。 因此，将L位数字字编码成具有可变分辨率序列Ν(η)的M位数字字。与固定分辨率M位量化器(图1)相比，具有N (η)分辨率序列的可变分辨率量化 器引入取决于Ν(η)的额外量化误差。误差信号是在每一取样时舍入到M位的输入信号(L) 与舍入到Ν(η)个位的输入信号之间的差。由于Ν(η)是随机或伪随机的，因此其与输入信 号不相关。由于舍入过程的平均量化误差在全动态输入范围上是0，且由于量化是以最大取 样频率fs完成的，因此可变分辨率舍入过程添加不相关高频零平均信号，其将抖动有效地 引入到数字信号。通过使数字信号抖动，空闲音调通过在Σ -Δ量化器的数字输入处添加 随机或伪随机误差信号而被“破坏”及“置乱”，借此所述随机或伪随机信号将由Σ -Δ调制 器环路及低通滤波器模拟输出级滤波，因此在模拟输出处不需要额外滤波来恢复减去不合 意空闲音调的所要信号。所述舍入运算可以是舍位、舍入或弱取整运算。弱取整或舍入运算需要加法器，其 中舍位运算需要最小电路量来将M-N(η)个位改变为0。然而，舍入方案是优选的，因为其最 小化误差信号且因此最小化到输出信号中的误差添加，同时维持与舍位或弱取整运算相同 的解除与输入的相关性的等级。根据本发明的教示内容的具体实例移除由可变量化器针对大输入信号诱发的误 差信号而无论分辨率序列如何且借此执行自动动态抖动。当M > 2且输出信号译码是具 有溢出位的二补数(其通常用于Σ -ADAC译码方案)时，数字输出信号可从110···0变为 010··· 0或者以十进制是从-2μ_2变为+2Μ_2，从而取个可能值。在此情况下，量化器输 入处的最大值在舍入到N个位(Ν> 1)时不改变，而无论N值如何。此意味着所执行的抖动也是自动动态的，因为对于到量化器的大绝对数字值输入来说量化误差是大致不变的而 无论序列如何且因此提供非常稳定的性能。如下为针对3样本序列的可变量化器输出的实例(其中L = 4 ；前3个样本的N(n) 序列为1，2，3 ；M = 3及舍入器的舍位方法)L个位上的数字输入=XXXX, YYYY, ZZZZN位舍位器在N (η)个位上的输出X，YY, ZZZ可变分辨率量化器在M个位上的数字输出X00，YYO，ZZZ参考图4，其描绘根据本发明的具体实例性实施例的图2及3中所显示的序列产 生器的更详细示意性框图。简单随机序列产生器214可包括R位伽罗瓦LFSR(线性反馈移 位寄存器)422、M-I个并联数字比较器似4及简单加法器426。此随机序列产生器214具 有等概率分布且产生呈伪随机序列形式的等概率整数Ν(η)，N(η)介于1与M之间。如果 (2~R-1)是M的倍数，那么伪随机序列产生器214为等概率的，因为在LFSR寄存器中每LFSR 422的全循环仅取一次从1到2~R-1的所有整数。序列长度将确定抖动算法消去不合意空 闲音调的能力。在长序列的情况下，甚至低频空闲音调也将被置乱，且当序列为短时，仅使 高频抖动。将本发明的教示内容实施到Σ -ADAC中实施起来为简单的且不需要比标准多 位量化器多得多的额外电路，同时提供高效的空闲音调置乱及对其的实质消除。参考图5，其描绘根据本发明的另一具体实例性实施例的具有两个可变分辨率量 化器及两个随机序列产生器的多位双重舍位Σ - ADAC的示意性框图。由编号500大体表 示的多位双重舍位Σ -ADAC包括两环路Σ -AiHi (Μ> 1)调制器502、多位数/模转换器 (DAC) 504a及504b以及双重输入模拟低通滤波器506。Σ - Δ调制器502包括数字环路滤 波器510、可变分辨率量化器508a及508b以及随机序列产生器51 及514b。Σ - Δ调制 器502在其设计中使用多个反馈环路，且本文中涵盖多反馈环路操作。可变分辨率量化器 508可以是多位舍位器或舍入器且具有多位输出，如本文中更全面地描述。Σ -ADAC 500可以是多环路或具有级联架构。涵盖以下情况且其在本发明的范 围内Σ - Δ DAC 500可由多个可变多位分辨率量化器508构成，每一可变多位分辨率量化 器通过来自一个或一个以上随机序列产生器514的一个或一个以上随机或伪随机序列驱 动。多位(Μ位，M > 1) Σ - Δ DAC 500可具有至少两个多位可变分辨率量化器508，其 分辨率相对于由随机序列产生器514产生的随机或伪随机序列变化。来自可变分辨率量化 器508的分辨率序列充当抖动算法且提供有效地允许移除Σ -ADAC 500的模拟输出中的 不合意空闲音调的自动动态抖动。图5中所显示的可变分辨率量化器508a及508b的输出分别具有Ml及M2个位。 可变分辨率量化器508a及50 可具有相同或不同数目的位输出，例如Ml = 3且M2 = 4， 且可使用任一数目的位输出且其涵盖于本文中。DAC 50 及504b的多位输入将分别匹配 来自可变分辨率量化器508a及508b的所述数目的位输出。此外，量化器508中的一者可 以是固定分辨率且另一量化器508可以是可变分辨率。尽管已参考本发明的实例性实施例来描绘、描述及界定本发明的各实施例，但此 类参考并不意味着限制本发明，且不应推断出存在此限制。所揭示的标的物能够在形式及 功能上具有大量修改、替代及等效形式，所属领域的且受益于本发明的技术人员将会联想到此类修改、替代及等效形式。所描绘及所描述的本发明的各实施例仅作为实例，而并非是 对本发明范围的穷尽性说明。
权利要求
1.一种用于通过在多位(M位，M> 1) Σ - Δ数/模转换器(DAC)中使数字信号抖动 来减少不想要的空闲音调的设备，其包括Σ-Δ多位调制器，其具有数字信号输入及可变分辨率输出，所述Σ-Δ多位调制器包括数字环路滤波器， 随机序列产生器，及 可变分辨率量化器， 其中所述数字环路滤波器在所述数字信号输入处接收数字信号并将所述数字信号转换成L 位数字字，所述随机序列产生器创建呈序列形式的多个随机数Ν(η)，其中Ν(η)为介于1与M之间 的随机整数，且所述可变分辨率量化器将所述L位数字字减少为N (η)位数字字且接着给所述N (η)位 数字字添加零以形成M位数字字，其中M大于Ν(η)且所述M位数字字的M-N(η)个最低有 效位为零；多位数/模转换器(DAC)，其具有模拟输出及耦合到来自所述Σ 多位调制器的所述 可变分辨率输出的数字输入；及模拟低通滤波器，其具有耦合到所述多位DAC的所述模拟输出的模拟输入。
2.根据权利要求1所述的设备，其中所述随机数序列产生器包括 线性反馈移位寄存器(LFSR)，其具有R位输出；多个数字比较器，所述多个数字比较器中的每一者具有不同的数字阈值、耦合到所述 LFSR的R位数字输入及数字输出；及数字加法器，其具有耦合到所述多个数字比较器的所述数字输出的若干输入及耦合到 所述可变分辨率量化器的输出。
3.根据权利要求1所述的设备，其中所述可变分辨率量化器包括N位舍位器，其具有L位输入、Ν(η)位输入及Ν(η)位输出，其中所述L位输入耦合到所 述数字信号输入且所述舍位器的所述N位输入耦合到所述随机序列产生器；及填零功能件，其耦合到所述N位舍位器的所述Ν(η)位输出，其中所述填零功能件给所 述M位数字字的M-N(η)个最低有效位添加零。
4.根据权利要求1所述的设备，其中所述可变分辨率量化器包括N位舍入器，其具有L位输入、Ν(η)位输入及Ν(η)位输出，其中所述L位输入耦合到所 述数字信号输入且所述舍入器的所述N位输入耦合到所述随机序列产生器；及填零功能件，其耦合到所述N位舍入器的所述N(η)位输出，其中所述填零功能件给所 述M位数字字的M-N(η)个最低有效位添加零。
5.根据权利要求2所述的设备，其中所述LFSR为伽罗瓦LFSR。
6.根据权利要求1所述的设备，其中所述L位数字字的取样与所述随机数序列Ν(η)中 的相应随机数序列的产生在大致相同时间发生。
7.根据权利要求1所述的设备，其中所述L位数字字的取样与所述随机数序列Ν(η)中 的相应随机数序列的产生以频率fs间隔发生。
8.一种用于通过在多位(M位，M> 1) Σ - Δ数/模转换器(DAC)中使数字信号抖动 来减少不想要的空闲音调的设备，其包括Σ-Δ多位调制器，其具有数字信号输入及多个可变分辨率输出，所述Σ-Δ多位调制 器包括数字环路滤波器， 多个随机序列产生器，及 多个可变分辨率量化器， 其中所述数字环路滤波器在所述数字信号输入处接收数字信号并将所述数字信号转换成L 位数字字，所述多个随机序列产生器中的每一者创建呈序列形式的多个随机数Ν(η)，其中Ν(η) 为介于1与M之间的随机整数，且所述多个可变分辨率量化器中的每一者将所述L位数字字减少为Ν(η)位数字字且接 着给所述Ν(η)位数字字添加零以形成M位数字字，其中M大于Ν(η)且所述M位数字字的 M-N (η)个最低有效位为零；多个多位数/模转换器(DAC)，所述多个多位DAC中的每一者具有模拟输出及耦合到来 自所述Σ-Δ多位调制器的所述多个可变分辨率输出中的相应可变分辨率输出的数字输 入；及模拟低通滤波器，其具有耦合到所述多个多位DAC的相应输出的多个模拟输入。
9.根据权利要求8所述的设备，其中所述多个可变分辨率量化器的所述输出中的每一 者具有不同于其它输出的位数目。
10.根据权利要求8所述的设备，其中所述多个可变分辨率量化器的所述输出具有相 同位数目。
11.根据权利要求8所述的设备，其中所述多个可变分辨率量化器中的一者具有三位 输出且所述多个可变分辨率量化器中的另一者具有四位输出。
12.根据权利要求8所述的设备，其中所述多个随机序列产生器中的每一者包括 线性反馈移位寄存器(LFSR)，其具有R位输出；多个数字比较器，所述多个数字比较器中的每一者具有不同的数字阈值、耦合到所述 LFSR的R位数字输入及数字输出；及数字加法器，其具有耦合到所述多个数字比较器的所述数字输出的若干输入及耦合到 所述可变分辨率量化器的输出。
13.根据权利要求8所述的设备，其中所述多个可变分辨率量化器中的每一者包括N位舍位器，其具有L位输入、Ν(η)位输入及Ν(η)位输出，其中所述L位输入耦合到所 述数字信号输入且所述舍位器的所述N位输入耦合到所述随机序列产生器；及填零功能件，其耦合到所述N位舍位器的所述N(η)位输出，其中所述填零功能件给所 述M位数字字的M-N(η)个最低有效位添加零。
14.根据权利要求8所述的设备，其中所述多个可变分辨率量化器中的每一者包括N位舍入器，其具有L位输入、Ν(η)位输入及Ν(η)位输出，其中所述L位输入耦合到所 述数字信号输入且所述舍入器的所述N位输入耦合到所述随机序列产生器；及填零功能件，其耦合到所述N位舍入器的所述N(η)位输出，其中所述填零功能件给所 述M位数字字的M-N(η)个最低有效位添加零。
15.根据权利要求12所述的设备，其中所述LFSR为伽罗瓦LFSR。
16.根据权利要求8所述的设备，其中所述L位数字字的取样与所述随机数序列Ν(η) 中的相应随机数序列的产生在大致相同时间发生。
17.根据权利要求8所述的设备，其中所述L位数字字的取样与所述随机数序列Ν(η) 中的相应随机数序列的产生以频率fs间隔发生。
18.一种用于通过在多位Σ -ΔΜ位(Μ> 1)调制器中使数字信号抖动来减少不想要的 空闲音调的方法，所述方法包括以下步骤借助数字环路滤波器将数字信号转换成L位数字字；借助随机序列产生器产生呈序列形式的随机数Ν(η)，其中Ν(η)为介于1与M之间的随 机整数；从所述L位数字字产生N (η)位数字字；及通过给所述N(η)位数字字添加零以创建M位数字字来产生所述M位数字字，其中M大 于Ν(η)，且所述M位数字字的M-N(η)个最低有效位为零。
19.根据权利要求18所述的方法，其中所述从所述L位数字字产生所述Ν(η)位数字字 的步骤包括借助N位舍位器将所述L位数字字舍位成所述Ν(η)位数字字的步骤。
20.根据权利要求18所述的方法，其中所述从所述L位数字字产生所述Ν(η)位数字字 的步骤包括借助N位舍入器将所述L位数字字舍入成所述Ν(η)位数字字的步骤。
21.根据权利要求18所述的方法，其中所述产生所述M位数字字的步骤包括借助填零 功能件给所述M位数字字的所述M-N(η)个最低有效位添加零的步骤。
22.根据权利要求18所述的方法，其中所述产生所述随机数序列Ν(η)的步骤包括以下 步骤提供具有R位输出的线性反馈移位寄存器(LFSR)；提供多个数字比较器，所述多个数字比较器中的每一者具有不同的数字阈值、耦合到 所述LFSR的R位数字输入及数字输出；及提供数字加法器，所述数字加法器具有耦合到所述多个数字比较器的所述数字输出的 若干输入及耦合到可变分辨率量化器的输出，借此产生所述随机数序列N(η)。
23.根据权利要求22所述的方法，其中所述LFSR为伽罗瓦LFSR。
24.根据权利要求18所述的方法，其中所述将所述数字信号转换成所述L位字与产生 所述随机数序列Ν(η)的步骤在大致相同时间发生。
25.根据权利要求18所述的方法，其中所述将所述数字信号转换成所述L位字与产生 所述随机数序列Ν(η)的步骤以频率fs间隔发生。
全文摘要
本发明提供一种多位(M位，M＞1)∑-Δ数/模转换器(DAC)，其具有可变分辨率多位量化器，所述可变分辨率多位量化器使其数字值输入舍位或舍入为遵循随机或伪随机序列的分辨率以提供用于移除所述∑-ΔDAC的模拟输出中的不合意空闲音调的自动动态抖动。提供介于1与M之间的随机数N(n)，且借助数字舍位器或舍入器将所述量化器的输出处的每一M位数字值中的M-N(n)个最低有效位强制为零。可由随机或伪随机序列产生器(例如，与数字比较器及加法器组合的伽罗瓦线性反馈移位寄存器)提供所述随机数N(n)。
文档编号H03M3/04GK102119489SQ200980131350
公开日2011年7月6日 申请日期2009年10月22日 优先权日2008年10月23日
发明者亚历山大·巴雷托, 文森特·奎奎姆普瓦, 菲利普·德瓦尔 申请人:密克罗奇普技术公司