专利名称：多级cmos功率放大器的制作方法
技术领域：
本发明涉及一种可应用于移动通信系统(例如，移动电话)的多级互补金属氧化 物半导体(CM0Q功率放大器，且更具体地，涉及一种通过改善多级CMOS功率放大器中包括 的多个放大器之间的功率匹配而具有提高的功率效率的多级CMOS功率放大器。
背景技术：
通常，为了延长移动电话的连续通话时间，放大传送至基站的微波的功率放大器 的效率非常重要。在这点上，可使用其中的多个功率放大器串联连接的多级功率放大器。而且，当用于移动电话的功率放大器通过使用广泛用于特定GaAs半导体生产工 艺中的互补金属氧化物半导体(CM0Q工艺来设计时，可成批生产该功率放大器。因此，具 有降低生产成本和使功能多样化的优点。如上所述，传统的多级CMOS功率放大器可以多个功率放大器串联连接的方式来 构造。更具体地，传统的多级CMOS功率放大器可包括激励放大器和功率放大器，例如， 这两个放大器中的每个均具有差动构造，从而每个放大器信号具有不同的相。为了放大输入交流电压，具有差动构造的功率放大器中包括的每个放大器均可包 括至少一个金属氧化物半导体(M0Q晶体管。然而，在这种传统的多级CMOS功率放大器中，由于功率放大器中包括的MOS晶体 管基于0. 4V的交流电压而执行导通和截止操作，所以，当输入交流电压高于0. 8V时，电压 波形失真。从而，减小了放大率，并由此降低了功率效率。
发明内容
本发明的一个方面提供了这样一种多级互补金属氧化物半导体(CM0Q功率放大 器其允许通过改善多级CMOS功率放大器中包括的多个放大器之间的功率匹配来提高功率效率。根据本发明的一个方面，提供了一种多级CMOS功率放大器，其包括激励放大器， 具有差动输出端，使通过第一和第二输入端输入的差动信号反相，并通过差动输出端输出 相应反相的信号；变压器，用于功率匹配，具有连接在激励放大器的差动输出端之间的初 级线圈以及利用电磁感应与初级线圈耦合的次级线圈，该次级线圈相对于初级线圈具有预 定匝数比，并连接至直流电(DC)调谐电压端；以及功率放大器，功率放大通过变压器的次 级线圈的一端和另一端的差动信号，并通过第一和第二输出端输出相应功率放大的差动信 号。
激励放大器可包括第一反相器，连接在第一工作电压端与地之间，并使通过第一 输入端输入的第一输入信号反相；以及第二反相器，连接在第一工作电压端与地之间，并使 通过第二输入端输入的第二输入信号反相。变压器的初级线圈可连接在第一与第二反相器的输出端之间，而变压器的次级线 圈相对于初级线圈可具有预定匝数比，并根据预定匝数比转换由初级线圈产生的功率。功率放大器可包括第一放大器，连接在第二工作电压端与地之间，放大通过变压 器的次级线圈的一端的信号，并通过第一输出端输出放大的信号；以及第二放大器，连接在 第二工作电压端与地之间，放大通过变压器的次级线圈的另一端的信号，并通过第二输出 端输出放大的信号。变压器可具有连接至次级线圈的中间节点的调谐电压端。第一反相器可包括第一 ρ沟道金属氧化物半导体(PM0Q晶体管，具有连接至第 一工作电压端的源极、连接至第一输入端的栅极、以及连接至第一反相器的输出端的漏极; 以及第一 η沟道金属氧化物半导体(NMOQ晶体管，具有连接至第一反相器的输出端的漏 极、连接至第一输入端的栅极、以及接地的源极。当第一 PMOS晶体管根据通过第一输入端输入的第一输入信号导通时，第一 NMOS 晶体管根据通过第一输入端输入的第一输入信号截止。当第一 PMOS晶体管根据通过第一 输入端输入的第一输入信号截止时，第一 NMOS晶体管根据通过第一输入端输入的第一输 入信号导通。第二反相器可包括第二 PMOS晶体管，具有连接至第一工作电压端的源极、连接 至第二输入端的栅极、以及连接至第二反相器的输出端的漏极；以及第二 NMOS晶体管，具 有连接至第二反相器的输出端的漏极、连接至第二输入端的栅极、以及接地的源极。当第二 PMOS晶体管根据通过第二输入端输入的第二输入信号导通时，第二 NMOS 晶体管根据通过第二输入端输入的第二输入信号截止。当第二 PMOS晶体管根据通过第二 输入端输入的第二输入信号截止时，第二 NMOS晶体管根据通过第二输入端输入的第二输 入信号导通。第一和第二放大器中的每个均可具有包括两个放大器的共发共基放大器 (cascode)构造。第一放大器可包括第三NMOS晶体管，具有漏极、连接至变压器的次级线圈的一 端的栅极、以及接地的源极；以及第四NMOS晶体管，具有连接至第二工作电压端和第一输 出端的漏极、连接至预定第一偏压端的栅极以及连接至第三NMOS晶体管的漏极的源极。第二放大器可包括第五NMOS晶体管，具有漏极、连接至变压器的次级线圈的另 一端的栅极、以及接地的源极；以及第六NMOS晶体管，具有连接至第二工作电压端和第二 输出端的漏极、连接至预定第二偏压端的栅极、以及连接至第五NMOS晶体管的漏极的源 极。调谐电压可设置为具有与第三和第五NMOS晶体管的导通电压相同的电压等级 (voltage level)0第一工作电压可设置为具有与第二工作电压相同的电压等级。第一和第二偏压可设置为具有比第四和第六NMOS晶体管的导通电压高的电压等 级。
调谐电压可设置为具有的电压等级与分别通过变压器的次级线圈的一端和另一 端输出的每个信号的峰间电压的电压等级的一半相同。
从以下结合附图的详细描述中，将更清楚地理解本发明的上述和其它方面、特征 及其它优点，附图中图1是示出了根据本发明的一个示意性实施例的多级互补金属氧化物半导体 (CMOS)功率放大器的电路图；图2是示出了根据本发明的一个示意性实施例的激励放大器的电路图；图3是示出了根据本发明的一个示意性实施例的功率放大器的电路图；图4是示出了根据本发明的一个示意性实施例的功率放大器的差动压力信号的 波形的视图。
具体实施例方式现在将参照附图详细描述本发明的示意性实施例。然而，本发明可体现为许多不同的形式，而不应被解释为限于这里阐述的实施例。 而是，提供这些实施例，以使本公开将是透彻且完整的，并将把本发明的范围完全传达给本 领域的技术人员。图中，为了清楚起见，可能放大形状和尺寸，并且通篇将使用相同的参考标号来表 示相同或相似的部件。图1是示出了根据本发明的一个示意性实施例的多级互补金属氧化物半导体 (CMOS)功率放大器的电路图。参照图1，根据本实施例的多级CMOS功率放大器可包括激励放大器100、用于功率 匹配的变压器200、以及功率放大器300。包括差动输出端的激励放大器100使通过第一输 入端IN+和第二输入端IN-输入的差动信号反相，并通过差动输出端输出相应反相的信号。 变压器200包括连接在激励放大器100的差动输出端之间的初级线圈Ll以及利用电磁感 应与初级线圈Ll耦合的次级线圈L2，其中，初级线圈Ll与次级线圈L2之间具有预定匝数 比，并且，直流电(DC)调谐(timing)电压端VT连接至次级线圈L2。功率放大器300功率 放大通过变压器200的次级线圈L2的一端和另一端的差动信号，并通过第一输出端OUT+ 和第二输出端OUT-输出相应功率放大的差动信号。激励放大器100可包括第一反相器INTl和第二反相器INT2。第一反相器INTl连 接在第一工作电压端Vddl与地之间，并使通过第一输入端IN+输入的第一输入信号反相。 第二反相器INT2连接在第一工作电压端Vddl与地之间，并使通过第二输入端IN-输入的 第二输入信号反相。变压器200的初级线圈Ll连接在第一反相器INTl和第二反相器INT2的输出端 之间。相对于初级线圈Ll具有预定匝数比的变压器200的次级线圈L2根据预定匝数比转 换由初级线圈Ll产生的功率。功率放大器300可包括第一放大器Al和第二放大器A2。第一放大器Al连接在第 二工作电压端Vdd2与地之间，放大通过变压器200的次级线圈L2的一端的信号，并通过第一输出端OUT+输出放大的信号。第二放大器A2连接在第二工作电压端Vdd2与地之间，放 大通过变压器200的次级线圈L2的另一端的信号，并通过第二输出端OUT-输出放大的信号。为了进一步提高功率效率，变压器200可具有连接至次级线圈L2的中间节点NC 的调谐电压端VT。图2是示出了根据本发明的一个示意性实施例的激励放大器的电路图。参照图2，第一反相器INTl可包括第一 ρ沟道金属氧化物半导体(PMOS)晶体管 PMll和第一 η沟道金属氧化物半导体(NMOS)晶体管匪11。第一 PMOS晶体管PMll具有连 接至第一工作电压端Vddl的源极、连接至第一输入端IN+的栅极、以及连接至第一反相器 INTl的输出端的漏极。第一 NMOS晶体管匪11具有连接至第一反相器INTl的输出端的漏 极、连接至第一输入端IN+的栅极、以及接地的源极。当第一 PMOS晶体管PMll根据通过第一输入端IN+输入的第一输入信号导通时， 第一 NMOS晶体管匪11根据通过第一输入端IN+输入的第一输入信号截止。当第一 PMOS 晶体管PMll根据通过第一输入端IN+输入的第一输入信号截止时，第一 NMOS晶体管匪11 根据通过第一输入端IN+输入的第一输入信号导通。第二反相器ΙΝΤ2可包括第二 PMOS晶体管ΡΜ21和第二 NMOS晶体管匪21。第二 PMOS晶体管ΡΜ21具有连接至第一工作电压端Vddl的源极、连接至第二输入端IN-的栅极、 以及连接至第二反相器ΙΝΤ2的输出端的漏极。第二 NMOS晶体管匪21具有连接至第二反 相器ΙΝΤ2的输出端的漏极、连接至第二输入端IN-的栅极、以及接地的源极。当第二 PMOS晶体管ΡΜ21根据通过第二输入端IN-输入的第二输入信号导通时， 第二 NMOS晶体管匪21根据通过第二输入端IN-输入的第二输入信号截止。当第二 PMOS 晶体管ΡΜ21根据通过第二输入端IN-输入的第二输入信号截止时，第二 NMOS晶体管匪21 根据通过第二输入端IN-输入的第二输入信号导通。图3是示出了根据本发明的一个示意性实施例的功率放大器的电路图。参照图3，第一放大器Al可包括第三NMOS晶体管匪31和第四NMOS晶体管匪32。 第三NMOS晶体管匪31具有漏极、连接至变压器200的次级线圈L2的一端的栅极、以及接地 的源极。第四NMOS晶体管匪32具有连接至第二工作电压端Vdd2和第一输出端OUT+的漏 极、连接至预定第一偏压端Vbl的栅极、以及连接至第三NMOS晶体管匪31的漏极的源极。第二放大器A2可包括第五NMOS晶体管NM41和第六NMOS晶体管NM42。第五NMOS 晶体管NM41具有漏极、连接至变压器200的次级线圈L2的另一端的栅极、以及接地的源 极。第六NMOS晶体管NM42具有连接至第二工作电压端Vdd2和第二输出端OUT-的漏极、 连接至预定第二偏压端Vb2的栅极、以及连接至第五NMOS晶体管NM41的漏极的源极。如上所述，功率放大器300的第一放大器Al和第二放大器A2中的每个均可具有 包括两个放大器的共发共基放大器构造。同时，调谐电压VT可设置为具有与第三NMOS晶体管匪31和第五NMOS晶体管NM41 的导通电压相同的电压等级。第一工作电压Vddl可设置为具有与第二工作电压Vdd2相同 的电压等级。第一偏压Vbl和第二偏压Vb2可设置为具有比第四NMOS晶体管匪32和第六 NMOS晶体管NM42的导通电压高的电压等级。而且，调谐电压VT可设置为具有的电压等级与分别通过变压器200的次级线圈L2的一端和另一端输出的每个信号的峰间电压Vpp的电压等级的一半相同。图4是示出了根据本发明的一个示意性实施例的功率放大器的差动压力信号的 波形的视图。在图4中，V21代表通过第一放大器Al的第三NMOS晶体管匪31的栅极输入 的电压的波形，而V22代表通过第二放大器A2的第五NMOS晶体管NM41的栅极输入的电压 的波形。V21和V22是具有180度的相差的差动信号。在下文中，将参照附图详细描述本发明的操作和效果。参照图1至图4，提供了根据本发明的多级CMOS功率放大器的详细描述。在图1 中，多级CMOS功率放大器的激励放大器100使通过第一输入端IN+和第二输入端IN-输入 的差动信号反相，并通过差动输出端将反相的差动信号输出至用于功率匹配的变压器200。更具体地，当激励放大器100具有包括第一反相器INTl和第二反相器INT2的差 动构造时，第一反相器INTl使通过第一输入端IN+输入的第一输入信号反相，并将反相的 信号输出至变压器200的初级线圈Ll的一端，而第二反相器INT2使通过第二输入端IN-输 入的第二输入信号反相，并将反相的信号输出至变压器200的初级线圈Ll的另一端。接下来，通过利用电磁感应而使初级线圈Ll与次级线圈L2耦合，变压器200将通 过连接在激励放大器100的差动输出端之间的初级线圈Ll的信号通过次级线圈L2的一端 和另一端传送至功率放大器300。更具体地，变压器200的初级线圈Ll连接在第一反相器INTl与第二反相器INT2 的输出端之间。变压器200的次级线圈L2相对于初级线圈Ll具有预定匝数比，根据预定 匝数比转换由初级线圈Ll产生的功率，并将转换的功率传送至功率放大器300。调谐电压端VT连接至次级线圈L2的中间节点NC。这里，调谐电压VT可设置为具 有的电压等级与分别通过变压器200的次级线圈L2的一端和另一端输出的每个信号的峰 间电压Vpp的电压等级的一半相同。例如，如图4所示，假设分别通过次级线圈L2的一端和另一端输入至功率放大器 300的第三NMOS晶体管NM0S31和第五NMOS晶体管NM0S41的栅极的信号中的每个的峰间 电压Vpp的范围是OV至0. 8V，则当调谐电压设置为0. 4V时，分别通过次级线圈L2的一端 和另一端输出的信号中的每个均基于0. 4V上下摆动，而不会失真。也就是说，由于变压器连接在激励放大器与功率放大器之间而使得不会出现由第 三NMOS晶体管NM0S31和第五NMOS晶体管NM0S41引起的信号失真，所以，与引起信号失真 的放大器相比，可提高变压器的功率效率。调谐电压VT可设置为具有与第三NMOS晶体管匪31和第五NMOS晶体管NM41的 导通电压相同的电压等级。功率放大器300功率放大通过变压器200的次级线圈L2的一端和另一端的差动 信号，并通过第一输出端OUT+和第二输出端OUT-输出相应功率放大的差动信号。更具体地，当功率放大器300具有包括第一放大器Al和第二放大器A2的差动构 造时，第一放大器Al放大通过变压器200的次级线圈L2的一端的信号，并将放大的信号输 出至第一输出端OUT+，而第二放大器A2放大通过变压器200的次级线圈L2的另一端的信 号，并将放大的信号输出至第二输出端OUT-。为了进一步提高功率效率，变压器200可具有连接至次级线圈L2的中间节点NC的调谐电压端VT。参照图2，将详细描述激励放大器100的第一反相器INTl和第二反相器INT2。如图2所示，第一反相器INTl可包括第一 PMOS晶体管PMll和第一 NMOS晶体管匪11。当第一 PMOS晶体管PMll根据通过第一输入端IN+输入的第一输入信号导通时， 第一 NMOS晶体管匪11根据通过第一输入端IN+输入的第一输入信号截止。相反地，当第一 PMOS晶体管PMll根据通过第一输入端IN+输入的第一输入信号 截止时，第一 NMOS晶体管匪11根据通过第一输入端IN+输入的第一输入信号导通。而且，如图2所示，第二反相器INT2可包括第二 PMOS晶体管PM21和第二 NMOS晶 体管NM21。当第二 PMOS晶体管PM21根据通过第二输入端IN-输入的第二输入信号导通时， 第二 NMOS晶体管匪21根据通过第二输入端IN-输入的第二输入信号截止。相反地，当第二 PMOS晶体管PM21根据通过第二输入端IN-输入的第二输入信号 截止时，第二 NMOS晶体管匪21根据通过第二输入端IN-输入的第二输入信号导通。参照图3，将详细描述功率放大器300的第一放大器Al和第二放大器A2。如图3所示，第一放大器Al可具有包括第三NMOS晶体管匪31和第四NMOS晶体 管匪32的共发共基放大器构造。这里，第四NMOS晶体管匪32由于第一偏压Vbl导通，而 第三NMOS晶体管匪31放大如图4所示的信号V21，并使放大的信号通过第四NMOS晶体管 匪32并通过第一输出端OUT+输出。而且，第二放大器A2可具有包括第五NMOS晶体管NM41和第六NMOS晶体管NM42 的共发共基放大器构造。这里，第六NMOS晶体管NM42由于第二偏压孙2导通，而第五NMOS 晶体管NM41放大如图4所示的信号V22，并使放大的信号通过第六NMOS晶体管NM42并通 过第二输出端OUT-输出。这里，第一偏压Vbl和第二偏压Vb2可设置为具有比第四NMOS晶体管匪32和第 六NMOS晶体管NM42的导通电压高的电压等级。第一工作电压Vddl可设置为具有与第二工作电压Vdd2相同的电压等级。在此情 况中，需要单个功率电路，从而简化了其制造过程并降低了制造成本。另外，当第一偏压Vbl和第二偏压Vb2设置为具有与第一工作电压Vddl和第二 工作电压Vdd2相同的电压等级时，所有这些电压，即，第一工作电压Vddl和第二工作电压 Vdd2以及第一偏压Vbl和第二偏压Vb2可仅由一个功率电路提供。根据本发明，多级功率放大器中包括的多个放大器之间的功率匹配通过使用变压 器而得以改善，且因此提高了多级功率放大器的功率效率。如上所述，根据本发明的示意性实施例的多级功率放大器允许通过改善多级CMOS 功率放大器中包括的多个放大器之间的功率匹配来提高功率效率。而且，当第一和第二工 作电压设置为具有相同的电压等级时，需要单个功率电路。此外，当与连接至功率放大器的 变压器的次级线圈相关的调谐电压设置为具有与NMOS晶体管的栅极电压相同的电压等级 时，进一步提高了功率效率。虽然已结合示意性实施例示出并描述了本发明，但是对于本领域的技术人员来说 将显而易见的是，在不背离由所附权利要求限定的本发明的实质和范围的前提下，可进行修改和变化。
权利要求
1.一种多级互补金属氧化物半导体(CMOS)功率放大器，包括激励放大器，具有差动输出端，使通过第一和第二输入端输入的差动信号反相，并通过 所述差动输出端输出相应反相的信号；变压器，用于功率匹配，具有连接在所述激励放大器的差动输出端之间的初级线圈以 及利用电磁感应与所述初级线圈耦合、相对于所述初级线圈具有预定匝数比、且连接至直 流电(DC)调谐电压端的次级线圈；以及功率放大器，功率放大通过所述变压器的次级线圈的一端和另一端的差动信号，并通 过第一和第二输出端输出相应功率放大的差动信号。
2.根据权利要求1所述的多级CMOS功率放大器，其中，所述激励放大器包括第一反相器，连接在第一工作电压端与地之间，并使通过所述第一输入端输入的第一 输入信号反相；以及第二反相器，连接在所述第一工作电压端与地之间，并使通过所述第二输入端输入的 第二输入信号反相。
3.根据权利要求2所述的多级CMOS功率放大器，其中，所述变压器的初级线圈连接在 所述第一反相器的输出端与第二反相器的输出端之间，并且所述变压器的次级线圈相对于所述初级线圈具有预定匝数比，并根据预定匝数比转换 由所述初级线圈产生的功率。
4.根据权利要求3所述的多级CMOS功率放大器，其中，所述功率放大器包括第一放大器，连接在第二工作电压端与地之间，放大通过所述变压器的次级线圈的一 端的信号，并通过所述第一输出端输出放大的信号；以及第二放大器，连接在所述第二工作电压端与地之间，放大通过所述变压器的次级线圈 的另一端的信号，并通过所述第二输出端输出放大的信号。
5.根据权利要求4所述的多级CMOS功率放大器，其中，所述变压器具有连接至所述次 级线圈的中间节点的调谐电压端。
6.根据权利要求5所述的多级CMOS功率放大器，其中，所述第一反相器包括第一 P沟道金属氧化物半导体(PMOS)晶体管，具有连接至所述第一工作电压端的源 极、连接至所述第一输入端的栅极、以及连接至所述第一反相器的输出端的漏极；以及第一η沟道金属氧化物半导体(NMOS)晶体管，具有连接至所述第一反相器的输出端的 漏极、连接至所述第一输入端的栅极、以及接地的源极。
7.根据权利要求6所述的多级CMOS功率放大器，其中，当所述第一PMOS晶体管根据通 过所述第一输入端输入的所述第一输入信号导通时，所述第一 NMOS晶体管根据通过所述 第一输入端输入的所述第一输入信号截止，并且当所述第一 PMOS晶体管根据通过所述第一输入端输入的所述第一输入信号截止时， 所述第一 NMOS晶体管根据通过所述第一输入端输入的所述第一输入信号导通。
8.根据权利要求6所述的多级CMOS功率放大器，其中，所述第二反相器包括第二 PMOS晶体管，具有连接至所述第一工作电压端的源极、连接至所述第二输入端的 栅极、以及连接至所述第二反相器的输出端的漏极；以及第二 NMOS晶体管，具有连接至所述第二反相器的输出端的漏极、连接至所述第二输入 端的栅极、以及接地的源极。
9.根据权利要求8所述的多级CMOS功率放大器，其中，当所述第二PMOS晶体管根据通 过所述第二输入端输入的所述第二输入信号导通时，所述第二 NMOS晶体管根据通过所述 第二输入端输入的所述第二输入信号截止，并且当所述第二 PMOS晶体管根据通过所述第二输入端输入的所述第二输入信号截止时， 所述第二 NMOS晶体管根据通过所述第二输入端输入的所述第二输入信号导通。
10.根据权利要求5所述的多级CMOS功率放大器，其中，所述第一和第二放大器中的每 个均具有包括两个放大器的共发共基放大器构造。
11.根据权利要求5所述的多级CMOS功率放大器，其中，所述第一放大器包括第三NMOS晶体管，具有漏极、连接至所述变压器的次级线圈的一端的栅极、以及接地 的源极；以及第四NMOS晶体管，具有连接至所述第二工作电压端和所述第一输出端的漏极、连接至 预定第一偏压端的栅极、以及连接至所述第三NMOS晶体管的漏极的源极。
12.根据权利要求11所述的多级CMOS功率放大器，其中，所述第二放大器包括第五NMOS晶体管，具有漏极、连接至所述变压器的次级线圈的另一端的栅极、以及接地的源极；以及第六NMOS晶体管，具有连接至所述第二工作电压端和所述第二输出端的漏极、连接至 预定第二偏压端的栅极、以及连接至所述第五NMOS晶体管的漏极的源极。
13.根据权利要求5所述的多级CMOS功率放大器，其中，调谐电压设置为具有与所述第 三和第五NMOS晶体管的导通电压相同的电压等级。
14.根据权利要求5所述的多级CMOS功率放大器，其中，第一工作电压设置为具有与第 二工作电压相同的电压等级。
15.根据权利要求9所述的多级CMOS功率放大器，其中，第一和第二偏压设置为具有比 所述第四和第六NMOS晶体管的导通电压高的电压等级。
16.根据权利要求5所述的多级CMOS功率放大器，其中，调谐电压设置为具有的电压等 级与分别通过所述变压器的次级线圈的一端和另一端输出的每个信号的峰间电压的电压 等级的一半相同。
全文摘要
本发明提供了一种多级CMOS功率放大器，其包括激励放大器，具有差动输出端，使通过第一和第二输入端输入的差动信号反相，并通过差动输出端输出相应反相的信号；变压器，用于功率匹配，具有连接在激励放大器的差动输出端之间的初级线圈以及利用电磁感应与初级线圈耦合的次级线圈，次级线圈相对于初级线圈具有预定匝数比，并连接至直流电(DC)调谐电压端；以及功率放大器，功率放大通过变压器的次级线圈的一端和另一端的差动信号，并通过第一和第二输出端输出相应功率放大的差动信号。
文档编号H03F3/20GK102055409SQ20101021523
公开日2011年5月11日 申请日期2010年6月25日 优先权日2009年11月2日
发明者元俊九, 南重镇, 裵孝根, 金基仲, 金胤锡 申请人:三星电机株式会社